라라비의 벽을 뚫고 나타난 나이츠 코너

나이츠 코너를 발표한 George Chrysos씨 (Senior Principal Engineer, Intel)

인텔은 고성능 컴퓨팅(HPC)에 적합한 매니코어 아키텍처 MIC(Many Integrated Core)를 인텔 제온 Phi라는 이름으로 출시했습니다. 그래픽 겸용이었던 라라비에서 노선을 바꾼 매니코어 제품 패밀리입니다. 라라비에서 노선을 바꾸면서 코드네임은 나이츠(Knights) 패밀리가 됐습니다. 라라비 때와 마찬가지로, 제온 시리즈 인텔 CPU와 PCI-E로 연결해서 쓰는 헤테로지니어스 구조 컴퓨팅을 전제로 하는 코프로세서-보조 연산장치-가 됩니다.

인텔은 나이츠 시리즈의 첫 번째 단계로 나이츠 페리(Knights Ferry)라 불리는 32코어 매니코어 CPU를 일부 연구 센터에 제공했습니다. 그리고 제품 버전인 나이츠 코너(Knights Corner)를 출시하려 합니다. 나이츠 페리의 칩인 Aubrey Isle은 45나노 공정이지만 나이츠 코너는 22나노가 되면서 코어 수가 50개 이상으로 늘었습니다.

인텔은 8월 27일부터 29일까지 미국 쿠퍼티노에서 열린 핫 칩에서 나이츠 코너를 발표했습니다. 나이츠 코너의 모습은 라라비와 매우 비슷합니다. 약간 수정을 한 라라비라 불러도 될 것 같은 모습으로, x86 CPU 코어에 512비트 벡터 유닛을 넣은 스몰 코어를 링 버스로 연결한 구조입니다. PCI-E에 연결하는 보드이며, GDDR5 메모리를 탑재합니다.

나이츠 코너의 개요

코어 내부는 2 파이프 구성으로,  듀얼 이슈 스칼라 CPU에 벡터 유닛을 더한 구성입니다. 이것도 라라비와 닮았습니다. 512비트 폭의 벡터 유닛은 16웨이 싱글 프리시전 부동 소수점 SIMD(Single Instruction Stream, Multiple Data Stream) 유닛과 8웨이 더블 프리시전 부동 소수점 SIMD 유닛으로도 동작합니다. 마스크 레지스터를 가지고 마스크를 쓰는 작업도 할 수 있습니다.

코어의 내부

링 버스는 한쪽 방향이 64바이트(512비트)인 쌍방향 링으로, 주소 일관성이 있는 메시지 버스를 따로 가지고 있습니다. 하지만 나이츠 코너에서 링 버스가 이 그림대로의 구성인지는 알려지지 않았습니다. L2 캐시의 태그는 집중 방식이 아니고 태그 디렉토리가 각각 CPU 코어와 L2 슬라이스에 딸려 있습니다. L2 캐시의 양은 라라비의 256KB에서 배로 늘어난 512KB가 됐습니다.

내부 인터 커넥트

라라비에서 큰 문제가 된 소비 전력도, 인텔 특기인 절전 기능을 넣어 개선했습니다. 이번 칩에서는 코어 단위의 파워 게이팅 (CC6) 스테이트부터 칩 전체의 파워게이팅 (패키지 C6)까지 단계적인 전력 제어가 들어갑니다. 인텔은 나이츠 코너의 고성능이 NVIDIA나 AMD의 GPU 기반 헤테로지니어스 구성에 필적할 수 있다고 말합니다.

소비 전력의 개선

스마트폰을 노리는 아톰 기반 SoC 메드필드

메드필드를 발표한 인텔의 Rumi Zahir씨

인텔은 핫 칩에서 HPC에 알맞은 나이츠 코너와는 정 반대인, 모바일 디바이스를 위한 아톰 SoC인 메드필드(Medfield)도 발표했습니다. 메드필드는 아톰 Z2460이란 이름으로 나옵니다. CPU 코어는 싱글 코어인 32나노 아톰 솔트웰(Saltwell)이며, GPU 코어는 PowerVR SGX540, 여기에 2채널(x32) LPDDR2 메모리 컨트롤러로 32나노로 제조합니다. 칩 코드네임은 Penwell이며 메드필드는 플랫폼을 가리킵니다. 인텔은 이 메드필드를 시작으로 아톰에서 스마트폰을 본격적으로 노립니다.

메드필드의 개요

핫 칩에서는 확실하게 알려지지 않았던 메드필드의 다이 레이아웃이 밝혀졌습니다. I/O를 제외한 다이의 반이 그래픽으로 채워져 있음을 알 수 있습니다. 또 패키지에는 핸드폰 시장에서 필요로 하는  Package-on-Package(POP) 옵션이 있는 것도 밝혀졌습니다. 최대 2GB의 LPDDR2을 POP패키지에 넣을 수 있습니다.

메드필드의 다이 레이아웃

POP 옵션도 있는 메드필드

전력 제어는 부하에 따라 전압과 클럭을 바꾸는 DVFS(Dynamic Voltage and Frequency Scaling)를 도입해서, 100MHz부터 1.6GHz까지의 범위로 조절할 수 있습니다. 높은 클럭에서 작업을 빨리 끝내, 아이들 상태로 돌아감으로서 전력 소비를 줄인다는 발상입니다.

전력 제어와 클럭

또 전력 제어는 지금까지의 CPU에서 했던 C6 파워게이팅 제어 외에, SoC 전체에서 전력 제어로 새롭게 S 등급 스테이트가 설정됐습니다. CPU 코어 외의 유닛을 파워게이트하고, LPDDR을 셀프 리프레시하는 SOi1과 완전히 끄는 SOi3이 새로 나왔습니다.

C 스테이트의 변화

시스템 전체를 보면 CPU 코어가 아닌 부분이 대부분이며, 그래픽은 전력을 쓰기 때문에 SoC 전체에서 전력 사용량의 효과는 큽니다. SOi3 상태에서는 전원 관리 유닛 부분만 동작하는 것입니다.

SoC 전체의 전력 제어

이런 SoC형 절전 기능의 도입에 맞춰 OS의 전원 관리 API도 확장됩니다. 이렇게 정리하면 메드필드가 스마트폰에 최적화된 SoC임을 알 수 있습니다. 실제로는 ARM 기반 스마트폰 SoC에 매번 늦었던 것을 이제 따라잡은 단계지만, 인텔은 염원하던 모바일 시장 공략을 메드필드부터 본격적으로 시작하는 것입니다. Z2460 뒤에는 성능이 2배인 아톰 Z2580과 값이 싼 아톰 Z2000이 이어집니다.

스마트폰에 적합한 SoC인 메드필드

아이비브리지 패밀리의 절전 기술

인텔은 이 외에 핫 칩에서 아이비브릿지 패밀리의 절전 제어에 대해서도 발표를 했습니다. 아이비브리지의 파워 플레인은 아래 그림대로 녹색인 CPU 코어 부분과 보라색인 라스트 레벨 캐시 부분, 빨간색인 노스 브릿지 부분, 파란색인 GPU 코어 부분, 그리고 회색인 그 외 부분으로 나뉘어져 있습니다. 기본은 그 전 모델인 샌디브릿지와 같지만, 아이비브릿지는 전력 제어를 보다 확장해서 DDR 메모리 I/O도 파워게이팅하게 됐습니다.

아이비브릿지의 전력 제어

아이비브릿지의 라스트레벨 캐시는 16웨이로, 웨이 단위로 대기 모드로 바꿀 수 있습니다. 이 때 라스트레벨 캐시가 액티브한 웨이를 줄이면서, 캐시 부분의 전압도 낮춥니다. 이것은 액티브한 캐시 블럭이 적어지면 전압을 내릴 때 장해가 되는, 저전압 시 데이터를 저장하지 못하는 셀이 블럭이 포함될 가능성이 줄어들기 때문이라고 합니다. 이런 절전 기능을 써서 아이비브릿지는 샌디브릿지보다 평균 전력 소비가 줄어들고 있습니다.

라스트 레벨 캐시의 구조

또, 핫 칩에선 아이비브리지의 조정형 TDP(Thermal Design Power)에 대해서도 설명했습니다. 이것은 IDF에서 이미 설명한 것이기도 하지만, 동적으로 TDP를 변화하는 기술입니다. 지금까지의 TDP에 의한 구분을 넘어서 시스템 설계가 가능해집니다. 예를 들면 노트북에 쿨링팬을 갖운 도크 스테이션을 연결해, 높은 TDP로 작동하도록 하는 것이 가능합니다. 또 오버클럭 기능도 쓸 수 있습니다.

조정형 TDP

인텔의 비밀 기술. Near-Threshold Voltage

핫 칩에서 인텔은 제온 프로세서 E5(샌디브릿지-EP) 패밀리의 버스 아키텍처나 전력 제어에 대해서도 강연했습니다. 게다가 인텔의 기술에서 가장 큰 관심을 모았던 Near-Threshold Voltage:NTV 회로 기술에 대해서도 세션이 있었습니다.

인텔은 초 저전압 동작을 가능하게 하는 이 Near-Threshold Voltage 기술을 앞으로 전력 제어에서 비장의 무기로 쓸 생각으로 적극적으로 개발을 하고 있습니다. 현재는 32나노 공정에서 NTV 기술을 쓴 CPU를 샘플/작동 시험을 하고 있습니다. 핫 칩에선 샘플 칩 Claremont의 개요를 발표했습니다. Claremont의 목표는 0.5V에서 66MHz로 20mW의 동작을 가능하게 하는 것으로, 1.05V 때 525MHz 같은 대단히 넓은 클럭/전압 범위를 가지고 있습니다.

Near-Threshold Voltage

인텔의 고성능 전략