프로세서의 캐시를 SRAM에서 차세대 불휘발성 메모리로 대체하면, 대기 소비 전력과 실리콘 면적을 대폭 줄일 수 있습니다. 차세대 불휘발성 메모리를 실현하는 기술에는 자기 메모리(MRAM) 기술, 상변화 메모리(PCM), 저항 변화 메모리(ReRAM) 기술이 있습니다. 데이터의 다시 쓰기 수명이 길기 때문에 자기 메모리 기술이 앞으로 캐시 기술로서는 제일 유력합니다...까지 전에(http://gigglehd.com/zbxe/7940047) 설명했습니다.

 

MRAM을 별도 메모리가 아니라 프로세서 캐시로 연구하고 있는 기업은 3곳이 대표적입니다. 하나는 세계 최대의 반도체 제조사이며 세계 최대의 마이크로 프로세서 제조사인 인텔입니다. 또 하나는 모바일용 마이크로 프로세서의 최대 기업인 퀄컴과 세계 최대의 실리콘 대리 생산 기업-실리콘 파운드리-인 TSMC의 공동 연구 그룹입니다. 마지막 하나는 서버용 마이크로 프로세서의 개발 기업이면서 실리콘 파운드리인 IBM과 하드디스크 제조사인 시게이트의 공동 연구 그룹입니다.

 

photo001.jpg

 

PC나 서버 등의 프로세서, 시스템 캐시에 MRAM 기술을 도입

 

photo002.jpg

 

MRAM 캐시를 연구하는 주요 기업. 인텔은 퍼듀 대학, IBM과 시게이트의 공동 연구에는 펜실베니아 주립 대학이 협력하고 있습니다.

 

photo003.jpg

 

MRAM 캐시의 장점

 

 

용량 증가, 혹은 비용 절감

 

MRAM의 메모리 셀 크기는 대략 SRAM의 1/2에서 1/4 정도로 작습니다. 이 때문에 SRAM 캐시를 MRAM 캐시로 대체하면, 실리콘 크기를 SRAM과 똑같이 해서 캐시 용량을 늘리는 것과, 캐시 용량을 SRAM과 똑같이 해서 실리콘 크기를 줄이는(제조 원가 절감) 선택이 있습니다.

 

프로세서의 실행 성능을 높이려면 캐시 용량을 늘리는 게 중요하니까 실리콘 크기를 SRAM 캐시와 똑같이 해서, MRAM로 용량을 늘리는 방법은 꽤 며럭적입니다. IBM과 시게이트의 공동 연구 그룹이 멀티코어 프로세서의 L2 캐시에 맞춰 이 방향을 검토했습니다. 고성능 컴퓨팅에 대한 국제 학회 HPCA(International Symposium on High-Performance Computer Architecture)에서 2009년에 그 결과를 발표했는데, 그 내용을 간추리면 다음과 같습니다.

 

65나노 CMOS 공정을 시뮬레이션 모델로 삼았을 때, 거의 같은 크기의 실리콘에서 MRAM 캐시는 SRAM 캐시보다 4배 더 많은 기억 용량을 얻을 수 있다고 가정했습니다. 설계 공정을 F로 잡아 F2(F의 2승)의 몇 배가 되는지에 따라 메모리 셀 크기를 환산하면, MRAM 셀은 40배, SRAM 셀은 146배가 됩니다.

 

그리고 메모리 뱅크의 크기는 SRAM 캐시가 128KB, MRAM 캐시는 512KB라 정의했습니다. 각각의 실리콘 크기는 3.62제곱mm와 3.30제곱mm로 MRAM 캐시가 조금 작습니다. 이 조건으로 16뱅크의 캐시를 구성하면 SRAM 캐시의 용량은 2MB, MRAM 캐시의 용량은 8MB가 됩니다. 덧붙이자면 32웨이에 라인 길이는 64바이트입니다.

 

프로세서는 8코어, 클럭 3GHz, 코어 당 소비 전력 6W, 인 오더 방식, L1 캐시 SRAM로 코어마다 16KB를 명령과 데이터에 할당했습니다. 2웨이, 라인 길이 64바이트, 지연 시간 2사이클, 메인 메모리 4GB, 지연 시간 500사이클입니다.

 

photo004.jpg

 

MRAM 캐시의 설계와 장점

 

photo005.jpg

 

시뮬레이션에 이용한 프로세서와 메모리의 설정값

 

photo006.jpg

 

시뮬레이션에 이용한 메모리(L2 캐시)의 설정값

 

 

데이터 쓰기가 MRAM 캐시의 약점

 

이 시뮬레이션에 따르면 캐시 미스가 일어나는 빈도는 MRAM으로 가면서 12~19% 정도 줄었습니다. 하지만 프로세서의 명령 처리 성능(IPC:Instructions Per Cycle)은 3~7.5% 정도 줄었습니다.

 

캐시 용량을 늘렸는데 프로세서의 IPC가 떨어진 이유는 MRAM의 쓰기 속도가 SRAM과 비교해서 훨씬 늦기 때문입니다. 뱅크 당 쓰기 지연 시간은 SRAM 캐시가 2.264ns인데 MRAM 캐시는 11.024ns로 5배 가까이 느립니다.

 

데이터 쓰기의 소비 전력이 크다는 것도 MRAM 캐시의 약점입니다. SRAM 캐시의 쓰기 에너지가 0.797nJ(나노 줄)인데 비해 MRAM 캐시의 쓰기 에너지는 4.997nJ로 6배가 넘습니다. 대기 상태의 누설 전류는 2MB SRAM 캐시가 2.089W지만 8MB MRAM 캐시는 0.255W가 안되 압도적으로 낮습니다. 그러나 데이터 쓰기의 빈도에 따라 총 소비 전력에선 MRAM 캐시가 SRAM 캐시보다 커질 수도 있습니다.

 

photo007.jpg

 

MRAM 캐시의 약점

 

 

2세대 MRAM 기술에 기대

 

이것은 1세대 MRAM에서 나온 값을 가지고 시뮬레이션한 결과입니다. 인텔 연구팀과 퀄컴 연구팀은 소비 전력을 줄일 2세대 MRAM 기술을 프로세서에 적용하는 것을 생각 중입니다.

 

1세대 MRAM 기술(메모리로 제품화된 MRAM 기술에 여기에 해당)에선 전용 배선에 전류를 흘러보내 자계를 발생, 외부에서 자화 방향을 바꿔 데이터를 읽고 씁니다. 이 방식에선 MRAM 셀의 크기가 상당히 크며(약 40xF2) 데이터의 다시 쓰기에 큰 전류(자계 발생 전류)를 필요한다는 단점이 있습니다.

 

하지만 2세대 MRAM 기술은 전자의 스핀에 의해 생기는 자계를 이용해 자화 방향을 바꿉니다. 외부 자계가 필요하지 않아 메모리 셀 면적이 작아질 뿐만 아니라, 크기가 줄어들면서 데이터 쓰기에 필요한 전류가 줄어든다는 특징도 있습니다. 1세대와 2세대를 구별해, 2세대를 스핀 주입 메모리 STTRAM(Spin Transfer Torque RAM)이라 부르기도 합니다.

 

photo008.jpg

 

2세대 MRAM 스핀 주입 메모리의 쓰기 원리. 후지쯔 연구소가 ISSCC 2010에서 발표한 내용의 관련 자료

 

지금까지 발표된 연구 논문이나 학회 강연을 보면, 퀄컴과 TSMC의 공동 연구 그룹이 개발이 매우 적극적입니다. 예를 들어 2009년 12월에는 전자 기기 기술의 국제 학회 IEDM에서 32Mbit와 1Mbit의 MRAM 매크로를 설계, 생산한 성과를 발표했습니다. 또 2012년 6월에 열린 국제 학회 VLSI 심포지엄에서는, 개최 전날에 열린 2012 Spintronics Workshop on LSI에서 개발 상황을 공개하기도 했습니다.

 

퀄컴은 스마트폰용 SoC(System on a Chip)의 대형 제조사이기 때문에, MRAM의 저전력 특징을 SoC의 캐시 외에 다른 분야에 응용하는 것을 생각하고 있습니다. SoC에 내장한 MRAM의 용도는 캐시 외에 스크래치 패드 메모리, 플립-플롭, 고주파 회로 등 그 분야가 넓습니다. 게다가 외장형 DRAM을 MRAM으로 대체하는 것도 시야에 넣고 있습니다.

 

photo009.jpg

 

퀄컴과 TSMC의 공동 연구 그룹이 만든 2세대 MRAM(STT-RAM) 매크로

 

photo010.jpg

 

퀄컴이 스마트폰을 염두에 두고 상정한 MRAM의 응용 범위

 

 

MRAM이 캐시에 알맞은 또 다른 이유

 

인텔은 지금까지 연구 논문이나 학회 강연등을 통해 설계를 어떻게 할 지 검토를 한 적은 있으나, 실제 메모리 셀이나 메모리 셀 어레이를 샘플로 만들 적은 없습니다. 인텔도 2012년 6월의 2012 Spintronics Workshop on LSI에서 초대 강연하고, 최신 개발 상황을 설명했습니다. 기억 소자인 자기 터널 접합(MTJ)의 구조를 시뮬레이션으로 평가했으며, 그 용도는 마이크로 프로세서의 온 칩 캐시, 특히 라스트 레벨 캐시를 상정했습니다.

 

인텔 강연에서 흥미 깊었던 것은 MRAM의 데이터 보유 기간에 대한 사고 방식입니다. MRAM에서는 열 안정성이 데이터 보유 기간을 좌우합니다. 좀 더 이해하기 쉽게 표현하면, 온도가 높아질수록 MRAM이 기억하는 데이터가 불안정해지면서 반전할 우려가 높아집니다. 이 때문에 반도체 메모리에서 일반적인 10년이라는 데이터 보유 기간과 쉬운 쓰기 조작을 위해서, 1비트나 2비트의 에러 정정 회로를 조합하는 것이 바람직하다는 주장이 있습니다. PC/서버에 들어간 마이크로 프로세서의 SRAM 캐시도 ECC를 표준 탑재하기 때문에 제조 원가는 별 변화가 없어, 적용이 쉬운 방법이라 할 수 있습니다.

 

캐시의 경우 필요로 하는 데이터 저장 기간이 일반적인 반도체 메모리보다 훨씬 짧기 때문에 열 안정성에 대한 사양을 낮출 수 있습니다. 캐시처럼 데이터를 자주 바꾸는 메모리에서 10년이라는 데이터 저장 기간은 분명 오버스펙이라 말할 수 있습니다. 시스템의 사용 방법에 따라서 1개월이나 2주일 정도 데이터를 유지할 수 있다면 캐시로서는 충분합니다.

 

MRAM 캐시의 약점인 느린 쓰기 속도를 고려하면 이것은 희소식입니다. 왜냐하면 MRAM의 기억 소자는 열안정성을 떨어트릴 때 데이터를 다시 쓰기가 쉬워지기 때문입니다. 다시 말해서 데이터 쓰기 속도를 높일 가능성이 있습니다. 이 의미에서 MRAM은 캐시에 알맞은 특성을 갖췄다고 말할 수 있습니다.

 

photo011.jpg

 

인텔의 MRAM 캐시 검토 결과. MRAM 셀의 열 안정을 검토한 결과입니다. 왼쪽의 그래프는 캐시 라인에서 불량이 발생할 확률과 열안정성(kT의 배수. k는 볼트만 상수, T는 절대온도)의 관련을 나타내며, 오른쪽의 그래프는 10년 동안 데이터를 저장하기 위해 필요한 열안정성과 에러 정정 회로의 관련을 나타냅니다. 그래프 아래의 텍스트에서는 캐시에서 필요로 하는 수명(데이터 보유 기간)이 짧을수록 데이터 다시 쓰기 속도를 높일 가능성이 있다고 설명합니다.

기글하드웨어(http://gigglehd.com/zbxe)에 올라온 모든 뉴스와 정보 글은 다른 곳으로 퍼가실 때 작성자의 허락을 받아야 합니다. 번역한 뉴스와 정보 글을 작성자 동의 없이 무단 전재와 무단 수정하는 행위를 금지합니다.