Intel의 high-k/metal gate 발표 입니다.



- Intel은 미래의 트랜지스터 물질에 대한 확연한 진보를 이루어냈다.
- 이 새로운 트랜지스터의 2가지 핵심 부문은 :
 - 게이트 유전 물질이 "high-k" 물질로 이루어져 있다. (k값에 관한 것은 제가 서너번 언급 하였었습니다.)
 - 게이트 전극은 메탈로 구성
- Intel은 이 혁신적인 것을 집적하고 종래의 성능을 갈아치우는 트랜지스터를 만드는 것에 성공하였으며, 이와 함께 극적으로 전류 누출을 줄이게 되었다.
- Intel은 high-k/metal 게이트가 45nm 제조 공정에 도입될 것이라 믿고 있는데, 이것의 양산은 2007년에 이루어질 것이다.



PPT를 보시면, 대략적인 그림이 나옵니다.



- 이게 왜 중요한가?

- 트랜지스터들이 전력 소비를 억제하면서, 계속적으로 미세해지고 더 좋은 성능을 가져다 준다면 이 과정은 필요하다.
- 다른 업체들이 같은 문제로 계속적으로 작업 중인데, Intel만큼 진보한 곳은 없다.
- 이들 단계는 Moore의 법칙을 계속적으로 이어가게 할 것이며, 거대하고 저렴한 컴퓨팅 파워를 선도할 것이며 오늘날 상상도 못한 어플리케이션을 가능케 할 것이다.



트랜지스터가 무엇인가?

- 간단한 스위치
 - 전류는 gate에서 특정 전압이 걸리면 source에서 drain으로 흐르게 된다. ; 그렇지 않으면, 흐르지 않게 된다. (게이트 전압은 형광등 스위치 처럼 아날로그적인 위치를 갖는다.)
- NMOS 트랜지스터들은 게이트가 고전압이 걸렸을 때 켜지게 된다. ; PMOS 트랜지스터들은 게이트에 저전압이 걸렸을 때 켜지게 된다.
- 트랜지스터 설계에 있어서의 목표 : 작고, 빠르고, 싸고, 저전력으로 만드는 것.
*CMOS(상보성 금속 산화 반도체)는 NMOS(음성) 과 PMOS(양성) 트랜지스터로 구성되어 있다.

종래의 일반적인 트랜지스터 입니다. NMOS에서는, gate에서 특정 전압이 걸리면 (대충 Si 트랜지스터는 0.7v, Ge 트랜지스터는 0.4v던가..) 저 노란색 substrate에서의 자유전자가 저 source와 drain 사이로 약간 모여서 channel을 형성하게 됩니다. 그렇게 형성하게 되면 이론적으로 gate에서 전압이 유지되지 않아도 channel을 유지하는 것인데, 이론적일 뿐이지영. 원래 트랜지스터는 전력을 소모하지 않습니다. 이론적으로는. ' ,.'r



트랜지스터를 작게 만드는데에 있어서의 문제는 무엇인가?

- 작아지는 트랜지스터들은 빠르고 싸지만...
 - 게이트 유전체, 전통적으로 실리콘 산화물(SiO2)로 만들어진 것들은 오직 아주 적은 원자 층만큼의 두께만으로 해야한다.
- SiO2는 산화물에 있어 이상적이나, 이런 얇은 두께로는, 전류 유출이 나오게 된다.
 - 수도꼭지가 잠기면 물방울도 떨어지지 않아야 한다.

여기서 문제는, 저 유전체층이 너무 얇아 gate에서 걸린 전압으로 인해 전압이 누전되는 것입니다. 이렇게 되면 gate 층이 깨지게 되고, 일반적인 도선의 역할만을 하게 됩니다.



게이트 유전체는 오늘날 원자 층만큼의 두께밖에 되지 않는다.

현재 65nm에서는 저 SiO2 게이트 산화층이 커봤자 20~40앵스트롱. 2~4nm 정도가 됩니다.



Moore의 법칙을 계속적으로 이어가기 위한 새로운 물질 찾기



High-K가 뭔가?

- 업계는 SiO2의 교체물질을 찾고 있는데 혈안이 되어 있다.
 - Intel은 몇십년동안 게이트 산화막을 SiO2로 하는것에 대해 선도를 해왔다.
- 이 물질은 (누전을 막기 위해) 두꺼워야 하지만 높은 "k" 값을 가져야 한다.
 - "k" 값은, 물질의 유전 상수로써, 트랜지스터의 성능에 직접적으로 연관되어 있다.
 - 수도꼭지가 틀어지면, 물이 쏟아져 나오게 되듯이.



High-k 유전물질은 누전을 획기적으로 줄이게 된다.



아마 CVD 방법을 나타내는듯 합니다. Chemical Vapor Deposition...대충 배워서 까먹었어영.뭔 방법 있던데..



High-k를 이용함에 있어 난제는 무엇인가?

SiO2를 High-k로 교체함으로써 다결정 실리콘 게이트 전극에서의 내부작용으로 일어나는 2가지 문제를 해결할 수 있다.

1. 문턱전압이 불규칙하다. - 게이트 유전체/게이트 전극 경계의 결함으로 하여금 트랜지스터의 스위칭 전압을 너무 높게 할 수 있다.

2. 포논 산란 - 전자들은 유동성을 덜 가지게 된다. (느려진다.)



해결책 : 금속 게이트 사용

- 일반적인 게이트 전극은 다결정 실리콘이다.
- NMOS 트랜지스터에 특정 금속을 이용함으로써, 그리고 PMOS에도 다른 것을 적용하고, 제한된 공정 방법으로 혼합 하면, 이 두가지 문제는 없어지게 된다.
- 이 혼합으로, Intel은 Moore의 법칙에 상응하는 크기 변경으로 트랜지스터 설계를 하여 기록적인 성능을 성취할 수 있게 되었다.

유전율이 높음으로써, 게이트 전극에 대한 영향을 SiO2 층보다 훨씬 빨리 주게 되어 반응성이 빨라지게 됩니다. 그만큼 원하지 않는 주변에 대한 유전도도 제공하게 되니, 이것들을 잘 제어하는 것도 문제입니다.



Intel의 발표

- Intel은 5년 동안의 연구를 통해, 올바른 high-k 물질을 찾아내는데 성공했다고 발표 하였다.
- Intel은 또한 NMOS와 PMOS에 호환되는 게이트 전극 물질을 찾아내었다.
- Intel은 이것들을 집적하는 데에 성공하였으며 기록적인 트랜지스터 성능을 이루어냈다.



켜졌을 때 아주 높은 구동 전류를 얻고, 꺼졌을 때 아주 낮은 누전을 보인다.