컨퍼런스 회기：2월9일~11일(현지시간)

회장：미국 캘리포니아주 샌프란시스코시
　　　San Francisco Marriott Hotel

　최첨단 반도체 팁의 개발 성과를 겨룬다「ISSSCC 2009」그럼10일, 플래쉬 메모리의 세션이 개최되었다.

●64Gbit의NAND플래시를 시작

　여기에서는 미SanDisk(와)과 토시바의 공동 개발 그룹이,1개의 메모리 셀에4bit의 데이터를 기억시키는 대용량NAND플래쉬 메모리 기술을 발표했다(C. Trinh외 , 강연 번호13.6).43nm의CMOS기술로64Gbit(와)과 대용량의NAND플래쉬 메모리를 시작해 보였다.물리적으로는16Gbit의 메모리 셀을 내장한 팁이지만,4bit/셀 기술에 의해서64Gbit라고 원칩의 플래쉬 메모리로서는 과거 최대의 기억용량을 실현했다.

　시작했다64Gbit팁의 팁(다이)면적은244.45평방mm.미SanDisk(와)과 토시바가 전년의ISSCC그리고발표한,43nm의CMOS기술에 의한다16Gbit의NAND플래쉬 메모리(2bit/셀 기술)의 팁 면적이120.3평방mm(이었)였으므로, 거의2배의 팁 면적으로4배의 기억용량을 달성한 것이 된다.

　데이터 기입(프로그램)의 throughput는 최대7.8MB/초와4bit/셀인 것을 고려하면 꽤 높다.버스트 읽기시의 사이크루 시간은25ns.전원 전압은2.7~3.6V이다.

64Gbit NAND플래쉬 메모리의 팁 사진.4bit/셀 기술을 구사했다.제조 기술은43nm CMOS



NAND플래쉬 메모리에 있어서의, 단위면적(평방mm)당의 기억용량의 추이.이번 시작했다4bit/셀 기술의 팁은, 평방mm정답262Mbit(와)과 높다.또한 그림중에D2어떤의 것은2bit/셀,D3어떤의 것은3bit/셀,D4어떤의 것은4bit/셀이다

　4bit/셀 기술에서는,1개의 메모리 셀에16대로의 해 귀의 전압을 설정해야 한다.해 귀의 전압에 용서되는 격차는, 매우 좁은 것이 되기 위해, 기술적인 허들은 극히 높다.NAND플래쉬 메모리의 데이터 기입에서는, 인접한 메모리 셀의 기입이야는 해 귀의 전압이 변화하기 때문이다.처음은 제대로 써지고 있어도, 계속해 인접한 메모리 셀을 썼을 때에, 해 귀의 전압이 어긋나 버린다.인접하는 메모리 셀간에 용량 결합이 일어나, 기입 전하가 이동하기 위해(때문에)이다.

　거기서 이번은, 기입 동작을3단계로 나누는 것으로 해 귀의 전압의 차이를 수정하고 있다.제1단계에서는,4대로로 해 귀의 전압을 설정한다.제2단계에서는16대로의 해 귀의 전압을 엉성하게 설정한다.이 때 제1단계의 기입 후에 생겼고 귀의 전압의 차이는 수정된다.그리고 제3단계에서는, 제2단계의 기입 후에 생겼고 귀의 전압의 차이를 수정해,16대로의 해 귀의 전압을 정밀하게 설정한다.실험에서는,3단계의 기입에 필요로 하는 시간은8.41ms(이었)였다.

위는3단계의 기입을 실행했는데.아래는 썼고 귀의 전압의 분포.매우 좁은 격차 밖에 용서되지 않은 것을 안다

●32nm기술과3bit/셀 기술에 의한다32Gbit의NAND플래시

　또, 미SanDisk(와)과 토시바의 공동 개발 그룹은,32nm기술과3bit/셀 기술에 의한다32Gbit의NAND플래쉬 메모리도 발표했다(T. Futatsuyama외 , 강연 번호13.4).전년의ISSCC그럼56nm기술과3bit/셀 기술에 의한다16Gbit의NAND플래쉬 메모리를 발표하고 있었지만, 이번은32nm(와)과 최첨단의 미세 가공 기술에3bit/셀 기술을 적용해 보였다.

　시작했다32Gbit팁(다이)의 면적은112.86평방mm(와)과 작다.버스트 읽기의 사이크루 시간은25ns, 전원 전압은2.7~3.6V이다.SanDisk하지만10일(현지시간)에 발표한 뉴스 릴리스에 의하면,2009해의 하반기에는 양산을 시작한다.

　이번 팁으로는, 불량이 발생한 비트열(컬럼)에 대한 처방을 종래와 바꾸었다.종래는 예비의 컬럼(장황 컬럼)(을)를 복수 준비해 두어, 불량이 발생한 컬럼과 장황 컬럼을 옮겨놓는 것으로 대처하고, 치환은 플래쉬 메모리내의 장황 컬럼용 콘트롤러가 담당하고 있었다.

　이것에 대해서 이번 개발한 팁으로는, 미리 컬럼을 여분으로 준비했다.어느 컬럼에 불량이 발생하면, 그 주소를 호스트측의 콘트롤러에 출력한다.콘트롤러에서는 불량 컬럼으로부터의 읽기를 무시한다.이렇게 하면 플래쉬 메모리측에서 장황 컬럼용 콘트롤러를 줄일 수 있으므로, 팁 면적을 삭감할 수 있다.면적의 삭감 비율은1%만큼이라고 한다.또, 읽기 액세스 시간의 단축에도 연결된다고 한다.



3bit/셀 기술에 의한다32Gbit의NAND플래쉬 메모리.팁 치수는9.215mm×12.247mm



위가 종래의 장황 컬럼 방식.불량이 발생한 컬럼과 장황 컬럼을 옮겨놓는다.아래가 이번 방식.미리 컬럼을 넉넉하게 준비했다.불량이 발생한 컬럼의 주소를 호스트측의 콘트롤러가 기억해 두어, 불량 컬럼으로부터의 읽기를 무시한다

●Intel(와)과 마이크론도32Gbit NAND(을)를 발표

　이 외 플래쉬 메모리의 세션에서는, 미Intel(와)과 마이크론(미Micron Technology의 일본 법인)의 공동 개발 팀이34nm기술에 의한다32Gbit의NAND플래쉬 메모리를 발표했다(R. Zeng외 , 강연 번호13.1).2bit/셀 기술을 채용하고 있다.팁(다이)면적은172평방mm.전원 전압은2.7~3.6V.기입(프로그램)의 throughput는9MB/초이다.읽기 시간은50μs풀어 되어 길다.기입 시간은900μs, 소거 시간은3ms이다.



34nm기술에 의한다32Gbit의NAND플래쉬 메모리.제조 기술은p기판의 트리플 웰CMOS,3층 금속 배선.메모리 셀 면적은0.0046평방μm

NAND플래쉬 메모리의 시장은 가격의 폭락에 의해서 생산조정을 피할 수 없게 되어 있지만, 대용량화의 기술개발은 순조롭게 진행되고 있다.2010해에는, 원칩으로4GB(32Gbit)(을)를 격납하는 플래쉬 메모리가, 대량으로 나돌게 될 것 같다.대용량USB메모리나SSD등의 외부 기억장치의 가격 저감에, 크게 기여하는 것은 틀림없을 것이다.

  기가바이트가 Intel G45 Express 칩셋을 사용한 GA-EG45M-UD2H 마더보드를 발표했어요. 이 마더보드의 특징은 전원과 그라운드 레이어에 2온스 구리를 사용한 GIGABYTE Ultra Durable 3 Technology로, 듀얼 채널 DDR2-1066, Intel GMA X4500HD 내장 그래픽, Gigabit Ethernet, IEEE1394, Realtek ALC889A HD Audio, HDCP 지원 HD 영상(1080) 재생을 위한 통합 HDMI 인터페이스를 가지고 있어요.

  Nvidia는 이미 제조사들이 비레퍼런스 GTx 260 그래픽 카드를 설계하도록 허가했고, 이제 현존 최고의 싱글 GPU 그래픽카드라 불리는 비레퍼런스 GTX 285도 제조하게 되었어요. 그리고 첫 번째 비레퍼런스 GTX 285 그래픽카드가 Zotac으로부터 나오게 될 거예요.

  Zotac 비레퍼런스 GTX 285의 특징은 레퍼런스 설계와 같은 648/2484/1476MHz의 core/memory/shader 클럭이에요. 그리고 6+2 전원 공급 설계로 메모리 & 코어 전원 공급이 분리되었지만, 메모리 전원 공급 부분은 NVIO 칩의 근처로 옮겨졌지요.

                                                      6-phase circuit for GPU

                                                   2-phase circuit for memory