1회 반도체 디바이스의 방사선 조사 효과 연구회 안내장

프로세서나 메모리 등의 반도체 칩이 방사선을 받으면 오작동하거나 고장난다는 것은 이미 잘 알려진 것입니다. 미국에서 열리는 반도체 칩의 신뢰성에 대한 국제 학회 IRPS나 방사선 영향이나 방사선 대비에 대한 국제학회 NSPRC에서는 방사선에 따른 반도체 불량이나 방사선 대책 기술 등의 보고를 발표해 왔습니다. 전자는 봄, 후자는 여름에 열립니다. 유럽에서는 매년 가을마다 방사선이 전자 디바이스에 주는 영향을 논의하는 국제 학회 RADECS(RADiation and its Effects on Components and Systems)가 열립니다. 이 외에도 보다 전문화한 학회나 워크샵이 미국과 유럽에선 많이 열립니다.

이에 비해 일본에서는 방사선이 반도체 칩에 주는 영향이나 반도체의 소프트 에러를 주제로 공개 논의하는 행사는 별로 열리지 않았습니다. 이런 폐쇄적인 상황이 최근 조금식 달라지고 있습니다.

작년(2011년) 9월 7일~8일에는 소프트 에러(등이 LSI에 미치는 방사선 효과)에 대한 1회 학습회가 교토 공예섬유대학에서 열렸습니다. 이런 이벤트가 일본에서 공개적으로 열린 건 처음이나 발표 내용은 공개하지 않았습니다.

올해(2012년) 2월 14일에는 우주용 반도체 디바이스를 개발하는 HIREC가 '제 1회 반도체 디바이스의 방사선 조사 효과 연구회'라는 이벤트를 주최했습니다. HIREC은 이 이벤트를 2012년 1월 17일에 홈페이지를 통해 알렸습니다. 처음엔 백명 정도의 참가를 예상했으나 신청이 몰리면서 개최 2주일 전인 1월 30일에 접수를 마감했습니달. 최종 참가자는 200명을 넘는 규모입니다. 참가료가 무료지만 대성황을 이뤘다 할 수 있습니다. 도쿄 오차노미즈 일본대학 이공학부 1호관 교실은 서서 겅의를 본 사람으로 가득했습니다.

그래서 그 이벤트를 취재하고 일부 슬라이드를 공개한 내용입니다.

방사선의 종류와 물질과 작용

우선 일본대학 이공학부 교수인 다카하시 요시히로의 강연입니다. '반도체 디바이스의 우주 방사선 효과 기초'라 이름 붙인 튜토리얼 강연으로, 초보자에겐 유익하며 중견 기술자에겐 복습할만한 내용입니다.

다카하시 교수는 우선 방사선에 어떤 것이 있는지를 설명했습니다. 방사선은 플러스나 마이너스 전하가 있는 하전 입자선과 전하가 없는 비하전 입자선으로 나뉩니다. 하전 입자선에는 전자(베타 선), 양전자, 양자, 헬륨 이온(알파 선), 중성자선이 있습니다.

이 방사선이 물질(대기를 포함하는 모든 기체, 액체, 고체)를 입사하면 물질에 에너지를 주면서 나가게 됩니다. 방사선이 물질에 에너지를 모두 주면 방사선의 진행이 남는데 이것이 차폐입니다. 알파선과 중이온선은 종이 1장으로 차폐할 수 있고 베타선은 알루미늄 등 얇은 금속판으로 차폐할 수 있습니다. 감마선은 납판이나 두꺼운 철판을 써야 하며 중성자선은 수조나 콘크리트가 필요합니다.

방사선의 종류

각종 방사선을 차폐하는 물질

방사선은 물질에 에너지를 주면서 진행하기 때문에 방사선의 진행 거리와 손실하는 에너지 관계가 매우 중요합니다. 이것은 선 에너지 부여-LET:Linear Energy Transfer-라 합니다.

LET의 단위에는 단위거리와 단위밀도 당 에너지 부여와 단위거리 당 에너지 부여가 있습니다. 전자는 물질 종류에 크게 의존하지 않으며, 물질 종류가 결정되면 후자를 씁니다.

하전 입자 빔이 물질에 들어오면 에너지를 잃으면서 조금씩 속도가 느려집니다. 그리고 어떤 지점까지 들어오면 에너지를 빠르게 잃고 진행을 멈춥니다. 이 때문에 LET는 물질의 두께에 따라 변화 속도가 달라지며, 한계를 넘어서면 빠르게 줄어듭니다. 이것을 Bragg Peak라 부릅니다. 이 부근에서 하전입자 수는 빠르게 줄어듭니다.

LET:Linear Energy Transfer

하전 입자의 물질 내 진행에 따른 LET의 변화와 입자의 변화

반도체 칩의 열화와 오동작

방사선이 반도체 칩에 들어오면 크게 2 가지 변화가 생깁니다. 첫번째는 전자 정공대가 생기는 전리 효과입니다. 전리 효과 때문에 반도체 칩은 차근차근 열화하거나 일시적인 오동작을 일으킵니다. 칩 열화는 영구적인 손상인 하드 에러며 후자는 일시적 고장인 소프트 에러입니다. 또 다른 것은 결정 결함의 생성인 변위 손상입니다. 변위 손상에 의해 반도체 칩의 특성이 열화합니다.

전리 효과의 작용은 구체적으로 2개가 있습니다. 하나는 TID:Total Ionizing Dose라 불리는 것으로 반도체 칩의 절연막에 전하가 축적되면서 전기 특성이 열화하는 것입니다. 전기적 특성의 열화는 앞서 설명한 하드 에러를 일으키는 원인이 됩니다. 또 하나는 SEE:Single Event Effect로 반도체 칩 내부에서 전류가 발생해 작동 불량이나 오작동을 야기하는 것입니다. 이것은 소프트 에러의 원인이 됩니다.

방사선이 반도체에 미치는 영향

방사선에 의한 전리 효과가 반도체 칩에 주는 작용

전리 효과는 절연체에서 전하 축적과 반도체에서 전류 발생을 초래합니다.

필드 산화막의 전화 포획에 의한 영향

TID의 효과는 절연막보다는 게이트 절연막에 전하가 축적하는 것으로 MOS 트랜지스터 게이트 전압의 변화를 불러옵니다. 최근의 최첨단 칩은 게이트 절연막이 얇아지면서 게이트 절연막보다 필드 절연막의 전하축적이 상대적으로 큰 문제가 된다고 지적합니다.

이에 비해 SEE는 회로에 따라 불량 모드가 다릅니다. SRAM 셀에선 기억 데이터의 반전이 생깁니다. 이것은 SEU:Single Event Upset라 부릅니다. CMOS 인버터 회로에선 과도기적인 전압변화가 생기거나 래치업이 발생합니다. 전자는 SEE:Single Event Transient, 후자는 SEL:Single Event Latch up입니다.

SRAM 셀에 방사선이 조사됐을 때 데이터 방전이 생기는 모양. 초기 상태에선 왼쪽 위의 트랜지슽터가 켜지고 왼쪽 아래의 트랜지스터가 꺼지며, 오른쪽 위의 트랜지스터가 꺼지고 오른쪽 아래의 트랜지스터가 켜집니다. 여기서 왼쪽 아래의 트랜지스터에 방사선(중이온 선)이 조사되면 왼족 아래의 트랜지스터가 켜진 상태로 바뀌며 노드 전압이 저전압에서 0으로 떨어집니다. 그러면 오른쪽 아래의 트랜지스터 게이트 전압이 떨어지며 오른쪽 아래의 트랜지스터가 꺼집니다. 오른족 위의 트랜지스터가 켜지고 노드의 전압이 0에서 전원 전압으로 바뀝니다. 이 때문에 왼쪽 위의 트랜지스터는 꺼집니다.

반도체 칩은 제조 공정이 미세화할수록 데이터를 저장하는 전하량이 줄어듭니다. 이 때문에 불량을 일으키는 LET의 값이 떨어져 방사선에 약해집니다.

최첨단 칩에서는 트랜지스터의 크기가 작아져 방사선의 유기 전하가 여러 메모리 셀에서 수집됩니다. 이 때문에 다수의 메모리 셀 데이터가 반전하는 MCU:Multi Cell Upset이 발생하기도 합니다.

방사선 입자가 원자핵에 충돌

또 다른 중요한 작용인 변위 손상 DDD:Displacement Damage Dose 효과는 높은 에너지를 가진 이온이나 중성자가 원자핵을 Knock on하면서 발생합니다. 전기적인 작용이 아닌 물리적 작용입니다.

변위 손상은 반도체 디바이스 특성을 열화시킵니다. 발광 디바이스나 태양 전지, Bipolar 소자 등에서 열화가 생깁니다. MOS 디바이스인 프로세서나 메모리에서는 잘 일어나지 않습니다.

변위 손상에도 하전 입자듸 LET에 해당하는 지표가 있습니다. 비 이온화 에너지 손실 NIEL:Non-Ionizing Energy Loss이라 부르며 단위밀도:단위거리 당 비이온화에 의한 에너지 손실로 정의됩니다.

변위 손상의 개요. 다양한 결정 결함이 발생합니다.

변위 손상에 의한 반도체 디바이스의 특성 변화

비 이온화 에너지 손실 (NIEL)

우주에서 지상으로쏟아지는 다양한 방사선

다음은 히타치 제작소 요코하마 연구소의 이베 에이지가 강연한 '자연계의 중성자선에 따른 반도체 디바이스의 싱글 이벤트'입니다. 중성자선을 포함해 우주에서 쏟아지는 방사선을 해설하고 최근 반도체 칩에서 발생하거나-염려되는 소프트 에러의 불량 모드를 소개했습니다.

방사선이 시스템에 들어가 장해를 일으키는 과정 

방사선이 반도체 칩에 들어가도 시스템이 바로 장해를 일으키는 건 아닙니다. 몇 단계의 과정을 거쳐 장해에 도달하며, 이를 바꿔 말하면 장해 전에 멈추는 경우가 많습니다. 다음은 방사선이 들어와 시스템 장해를 초래하기까지의 경과입니다.

제일 처음엔 Fault가 일어납니다. 과도기적인 전압 변동이나 스파이크 자븜의 발생입니다. 어떤 영향을 회로에 주는지가 명확하지 않아 검출이 어렵습니다. 그 다음엔 Fault의 일부거 Error로 진행합니다. 이것은 명확한 불량으로 SRAM이나 로직 등 데이터 반전에 해당합니다. 에러는 ECC 회로에서 알아내 복구할 수 있습니다. 하지만 그 중에는 복구가 안 되 시스템 오작동을 초래하는 것이 있습니다. 이것이 Failure입니다. 이 때는 시스템 재가동이나 재실행, 리컨피규레이션이 필요합니다.

우주에서 지상에 쏟아지는 방사선에는 중성자, 양자, 전자, 뮤 중간 입자가 있습니다. 모두 반도체 칩에 돌입 시 Fault를 일어날 염려가 있습니다.

고에너지 중성자나 양자가 반도체의 실리콘 다이로 들어가면 실리콘 원자핵과 모순되면서 원자핵 에너지가 높은 상태로 변합니다. 이 때 다양한 종류의 이온을 방출해 에너지를 없앱니다. 그 2차 이온에는 수소, 헬륨, 리튬처럼 가벼운 이온도 있고 마그네슘, 알루미늄, 나트륨 등 무거운 이온도 있습니다. 이 2차 이온이 Fault를 일으킵니다.

CMOS 디바이스의 약점

프로세서나 메모리, 로직 등 디지털 반도체 칩의 대부분은 CMOS 기술로 만듭니다. CMOS 제조 기술 특징에는 웰-well-이라 불리는 n형 반도체나 p형 반도체로 형성한 우물같은 부분이 있습니다. 이온(알파선을 포함)이나 전자(베타선), 뮤 입자(마이너스 전하 소유) 등의 하전 입자는 이 웰 영역에서 전하를 발생합니다. 웰에 대량의 정공이 발생하면 웰의 전위가 높아져 그 기생 bipolar transistor(n형 드레인과 p형 웰, 그 바깥쪽의 n형 웰로 npnbipolar를 형성)이 켜지면서 Fault를 일으킵니다.

우주에서 지상으로 내려오는 방사선의 종류와 양

우주에서 내려온 고에너지 입자가 실리콘 원자핵과 모순되 2차 이온을 방출하는데, 이것을 핵파쇄 반응이라 부릅니다.

실리콘 원자핵에서 나온 2차 이온의 종류와 그 에너지

하전 입자가 Fault를 발생하는 매커니즘

미세화가 소프트 에러 내성을 약화시킨다

여기서 문제가 되는 것은 미세화가 진행될수록 동시에 Fault하는 노드가 늘어나, 에러를 뿜는 논리 노드나 메모리 셀이 늘어난다는 것입니다. 미세화에 따라 메모리 셀은 작아지니까 기억 용량으로 보면 에너지 발생율은 떨어집니다. 그러나 반도체 칩의 저장 용량이나 게이트 수가 늘어나니 반도체 칩의 에러 발생율은 미세화와 함께 상승합니다.

SRAM의 소프트 에러를 시뮬레이션한 결과를 보면 반도체 칩의 소프트 에러 발생율은 130나노와 비교했을 때 22나노에서 7배로 늘었습니다. 또 소프트 에러에 차지하는 멀티비트 에러의 비율은 130나노에서 10%였지만 22나노에선 50%로 상승했습니다.

비트 환산으로 에러가 발생하는 영역이 공정 미세화에 따라 빠르게 넓어집니다. 58000번의 많은 핵파쇄를 일으킨 시뮬레이션에서, 130나노는 100x100비트에 소프트 에러 발생이 발생했지만 22나노에선 1000x1000비트에서 발생했습니다.

공정 미세화가 SRAM 소프트 에러에 주는 영향

해결됐을 불량 모드가 되살아난다

또 무서운 것은 해결됐을 것이라 생각한 불량 모드의 소프트 에러가 다시 문제되는 것입니다. 예를 들어 알파선 소프트 에러는 반도체 칩에 알파선 내성을 넣어 끝났다고 생각했던 것입니다. 구체적으로는 축적 전하량을 확보해 알파선의 내성을 높였습니다. 최근에는 미세화가 진행되면서 축적 전하량의 확보가 어려워저 알파선에 취약해지는 추세입니다.

열중성자선에 의한 소프트 에러 문제도 따라 발생합니다. 2000년에 평면 프로세스에서 붕소를 쓰면 중성자선과 반응해 알파선과 리튬 이온을 발생하면서 소프트 에러를 일으킨다고 밝혀졌습니다. 평탄화 공정이 CMP(Chemical Mechanical Polishing)로 바뀌면서 이 문제를 해결한 것으로 보였는데, 실제로 CMP를 쓴 130나노 이후 공정에선 이 문제가 일어나지 않았습니다.

그런데 최근에는 붕소 재료를 쓰지 않아도 열중성자선에서 소프트 에러를 일으키는 SRAM의 나왔습니다. 금속 배선이나 금속 플러그 등의 에칭용 가스나 CVD용 가스에 붕소를 포함한 재료가 들어가, 금속 배선과 플러그에 붕소가 들어간 것이 원인이라 추정됩니다.

미세화에 따라 알파선 소프트 에러가 다시 문제로 떠올랐습니다.

열중성자선에 의한 소프트 에러 문제. 에칭이나 CVD에서 붕소를 넣은 가스를 쓰면서 다시 문제거리가 됐습니다.

기존의 에러 정정 기술로는 대처할 수 없다

SRAM 메모리 셀 어레이의 레이아웃과 소프트 에러의 발생 시뮬레이션

이 외에 SRAM의 기생 biopolar에 의한 멀티 비트 에러가 미세화에 따라 심각해진다는 지적이 나왔습니다. 지금까지는 1비트나 2비트 불량이 나왔지만 130나노 이후 세대에선 7비트가 거의 동시에 반전하는 경우도 나오고 있습니다. 기존의 에러 정정 회로는 높은 신뢰성의 마이크로프로세서 SRAM 캐이에서 2비트 에러 수정과 3비트 에러 검출이 한계이며, 7비트 에러는 대응이 불가능합니다. 시스템 장해를 피하기 위해선 다른 연구가 필요합니다.

반도체 칩은 미세화에 따라 기본적으로는 방사선에 약해지게 됩니다. 우주에서 나오는 방사선은 우주 공간이나 항공 고도의 문제며 지상에선 상관이 없다는 인식이 있었지만, 이미 우주에서 유입된 방사선은 지상의 문제와 마찬가지나 다름 없습니다. 그 대표적인 것이 중성자선입니다. 이외에 뮤 입자가 최첨단 칩에 영향을 줄 가능성이 있습니다.

또 예전에 발견해 해결했다 여겨진 불량 모드가 제조 공정의 변화로 다시 나타나고 있습니다. 일본대학의 다카하시 교수는 10년 전에 상상하지도 못했던 일이 지금 일어나고 있으며, 10년 후에 어떤 일이 일어날지도 상상할 수 없다고 말했습니다.

아무리 쓰러트려도 소프트 에러는 계속 반도체를 습격하고 있습니다.

강연 정리