NAND 플래시 메모리의 최대 공급 업체인 삼성 전자는 14nm의 매우 미세한 반도체 가공 기술에 의한 평면 타입의 128Gbit MLC(2bit/셀) 낸드 플래시 메모리를 개발하고 그 기술 개요를 ISSCC 2016에서 발표(강연 번호 7.5)했습니다.

평면(planar)형은 2차원의 평면에 메모리 셀 어레이를 고밀도로 깔아 놓은 구조를 가리킵니다. 메모리 셀을 수직으로 쌓아 올린 3D NAND 기술이 등장하기 이전까지 NAND 플래시 메모리는 기본적으로 모든 평면형이었습니다. 원래 평면이라는 명칭 자체가 3D NAND와 구별하기 위해 쓰이기 시작한 호칭입니다.

3D NAND 기술의 등장과 제품화는 평면형 NAND 플래시의 미세화와 고밀도화의 교착 상태가 촉구한 것입니다. 데이터의 읽고 쓰기를 성공적으로 실행하기위한 마진이 미세화와 고밀도화에 따라 줄어들면서 실용화가 불가능한 수준까지 떨어지게 됐습니다. 이 여유분의 하락은 미세화와 고밀도화에 의해 메모리 셀 사이의 신호 간섭이 커진 것이 주요 이유입니다. 미세화를 조금씩 진행하면서 메모리 셀 사이의 신호 간섭은 서서히 심해졌습니다. 물론 간섭을 억제할 방법을 마련했으나 완전한 해결책은 아니며, 언젠가는 한계에 도달할 것으로 전망했습니다.

평면형 낸드 플래시 메모리의 셀끼리 신호 간섭이 발생하는 구조. 인접한 메모리 셀 사이가 정전 용량에 전기적으로 결합된 것이 신호의 간섭을 일으킵니다. ISSCC 2016에서 마이크론과 인텔이 발표한 강연(강연 번호 7.7)에서.

NAND 플래시 메모리의 연구 개발 커뮤니티에서는 1Znm이 대체로 평면형의 한계라고 봅니다. 즉 10nm 미만의 평면 형태는 미래가 없을 거란 소립니다. 한계가 보이는 평면형에서 장래성이 있는 3D NAND 기술로 NAND 플래시 메모리 업계가 크게 방향을 바꾼 것은 당연한 것입니다. 3D NAND 기술은 메모리 셀 사이의 전기적 간섭이 크게 감소하기 때문입니다.

그러나 평면형의 미세화 노력에는 여전히 의미가 있습니다. 방대한 평면형은 양산 기술로 신뢰성이 높습니다. 완전히 새롭고 생산 자체가 매우 어려우며 아직 밝혀지지 않은 영역이 남은 3D NAND 기술에 모든 것을 거는 건 위험이 크다고 할 수 있습니다.

평면형 낸드의 미세화 속도는 20nm 이하로 둔화

삼성은 ISSCC 2016의 강연에서 먼저 평면형 NAND 플래시 메모리(프로토타입 수준)의 미세화 추세를 설명했습니다. 8년 전인 2008년에는 43nm의 미세 가공 기술을 썼으나, 2009년에는 32nm, 2010년에는 27nm, 2011년에는 21nm의 매우 빠른 속도로 미세화가 진행되었습니다.

미세화의 속도가 급격히 떨어지는 건 20nm 쯤입니다. 21nm의 차세대 CMOS 로직은 16nm/14nm인데 NAND 플래시는 19nm에서 미세화가 느려졌습니다. 2012년 19nm에 2014년에는 16nm가 됐습니다.

삼성의 평면형 낸드 플래시 메모리의 미세화 추세와 셀 트랜지스터의 단면 관찰 사진. ISSCC 2016에서 삼성이 발표한 슬라이드.

128Gbit 칩으로 환산한 실리콘 다이 크기와 미세 가공 기술의 변화. ISSCC 2016에서 삼성이 발표한 슬라이드.

2014년 ISSCC에서 발표된 평면형 낸드 플래시 메모리는 16nm 기술과 MLC 타입의 멀티 레벨 셀 기술에 의한 128Gbit 칩과 64Gbit 칩이었습니다. 모두 삼성이 발표한 게 아니지요. 128Gbit 칩은 마이크론이, 64Gbit 칩은 SK 하이닉스가 발표했습니다.

16nm 기술로 제작한 128Gbit MLC NAND 플래시 메모리. 실리콘 다이 면적은 173.3평방mm. ISSCC 2014에서 마이크론이 발표.

16nm 기술로 제작한 64Gbit MLC NAND 플래시 메모리. 실리콘 다이 면적은 93.4평방mm. ISSCC 2014에서 SK 하이닉스가 발표.

삼성의 평면형 낸드 플래시 기술은 2015년에 14nm에 도달했습니다. 2015년에는 15nm 기술과 MLC 기술에 의한 평면형 64Gbit NAND 플래시 메모리가 발표됐습니다. 이것도 삼성이 아닌 샌디스크와 도시바의 공동 개발이었습니다.

15nm 기술로 제작한 64Gbit MLC NAND 플래시 메모리. 실리콘 다이 면적은 75평방mm. ISSCC 2015에서 샌디스크와 도시바가 공동 발표.

한편 삼성은 2014년 ISSCC과 2015년 ISSCC에서 3D NAND 기술의 128Gbit 플래시 메모리를 발표했습니다. 이런 움직임 때문에 업계 일각에선 삼성이 3D NAND 기술 개발에 주력하며 평면형 개발에서 철수하는게 아니냐는 관측이 있었습니다. 허나 이번 ISSCC에서 평면형을 발표하면서 관측과는 다른 움직임을 보였지요.

150셀의 긴 스트링을 사용해 실리콘 면적을 감소

삼성이 14nm 기술을 이용하여 제작한 128Gbit의 NAND 플래시 메모리는 셀 스트링을 길게 늘려 실리콘 면적의 증가를 억제했습니다. 기존 제품에서 128개의 셀에 스트링을 구성했는데 이번 프로토타입 칩은 150개의 셀에 스트링을 구성했지요. 메모리 셀 어레이 블럭의 수가 줄으들면서 센스 앰프 회로의 수도 감소하고, 비트라인 방향의 크기를 기존 기술보다 15% 정도 줄일 수 있었습니다.

실리콘 다이 면적은 130.1평방mm입니다. 2014년 ISSCC 2014에서 마이크론이 발표한 16nm 기술과 MLC 기술의 128Gbit NAND 플래시는 실리콘 다이 면적이 173.3평방mm였으니 삼성의 프로토타입 칩은 꽤 작아졌음을 알 수 있습니다.

스트링 당 셀 수의 증가(왼쪽), 칩 크기의 축소(오른쪽). ISSCC 2016에서 삼성이 발표한 슬라이드.

평면형 14nm 기술을 이용해 삼성이 만든 128Gbit의 NAND 플래시 메모리의 실리콘 다이 사진(왼쪽)과 주요 스펙(오른쪽. 제품 스펙은 아님). ISSCC 2016에서 삼성이 발표한 슬라이드.

1Znm 세대에선 TLC 셀의 대용량 칩을 제품화 할 수 없음

ISSCC에서 평면형 낸드 플래시의 발표를 2009년부터 2016년까지 열거해 보면 한가지를 발견할 수 있습니다. 20nm 전후 세대까지 TLC 기술을 비롯한 대용량 칩의 발표가 계속 나온데 비해 1Ynm 세대부터 1Znm 세대라 불리는 15nm 정도의 세대에선 TLC 기술을 채용한 대용량 칩 샘플의 발표가 없습니다. 1Znm 세대에서는 셀 사이의 간섭이나 변동 등에 의해 TLC 기술을 쓰는 게 어려워졌다고 짐작할 수 있습니다.

2009년부터 2016년까지 ISSCC에서 발표된 평면형 대용량 낸드 플래시 메모리의 목록. 16nm 세대부터는 TLC 칩의 발표가 없고 MLC 칩 뿐입니다.

그러나 MLC 기술도 미세화를 진행하면 TLC 기술보다 높은 저장 밀도를 실현할 수 있습니다. 평면형의 TLC 기술에 의한 128Gbit의 NAND 플래시에서 가장 작은 칩의 실리콘 면적이 146.5평방mm입니다. 이것은 2013년 ISSCC에서 마이크론이 발표한 칩으로 설계 공정은 20nm입니다. 이에비해 이번 ISSCC에서 삼성이 발표한 14nm 공정과 MLC 기술에 의한 128Gbit 칩의 면적은 130.1평방mm니, 저장 용량이 같은데 기억 밀도는 더 높고 실리콘 다이는 더 작아졌음을 알 수 있습니다.

그러면 1Znm 세대의 TLC에 해당하는 칩은 무엇일까요? 3D NAND 기술에 의한 TLC 칩일 것입니다. 삼성이 2015 년 ISSCC에서 발표한 3D NAND 기술 및 TLC 기술에 의한 128Gbit의 NAND 플래시는 실리콘 다이 면적이 68.9평방mm밖에 안 됩니다. 같은 저장 용량이지만 14nm 공정과 MLC 기술 기반 평면형 낸드 플래시의 절반밖에 안됩니다.

3D NAND 기술 및 TLC 기술에 의한 128Gbit NAND 플래시 메모리의 실리콘 다이 사진. 2015 년 ISSCC에서 삼성이 발표.

3D NAND 기술 및 TLC 기술에 의한 128Gbit NAND 플래시 메모리의 주요 스펙(제품의 스펙은 아님). 2015 년 ISSCC에서 삼성이 발표.

14nm ~ 10nm의 평면형 NAND 플래시 메모리는 지금도 NAND 플래시의 개발 로드맵에 남아있는 듯 하며 모두 3D 낸드로 대체되는 건 아닙니다. 그러나 TLC 기술 칩은 앞으로 3D NAND의 독무대가 될 가능성이 높으며, MLC 기술은 평면, TLC 기술은 3D NAND로 나뉘어질 듯 합니다.