한때 FeRAM, 강유전체(전기적 유도 작용이 강한) 메모리는 큰 기대와 주목을 받았었습니다. 플래시 메모리 반도체의 연구 개발에 등장한지 얼마 안됐을 때, 데이터를 전기적으로 바이트 단위로 갱신하는 비휘발성 반도체 메모리는 EEPROM 밖에 없었습니다. 지금부터 30년 전, 1980년대 후반의 일이지요.

 

EEPROM은 저장 용량당 제조 비용이 DRAM에 비해 훨씬 높았습니다. 그 원인은 크게 2가지입니다. 하나는 기억에 사용하는 트랜지스터의 게이트 산화막을 매우 얇게 해야 한다는 것입니다. 다른 하나는 데이터의 쓰기와 삭제에 높은 전압을 필요로 한다는 것입니다. 모두 제조 공정이 어렵고 시간이 걸리며 비용이 오르게 되는 원인입니다. 1개의 메모리 셀이 2개의 트랜지스터(셀 선택 트랜지스터 및 데이터 저장용 트랜지스터)를 필요로 한 것도 실리콘 다이 면적을 넓혀 제조 비용이 늘어나게 만들었습니다.

 

그리고 EEPROM 데이터 쓰기 동작이 매우 느리고 거기에 필요한 전류도 적지 않았습니다. 그래도 당시엔 데이터를 전기적으로 바이트 단위로 재작성 가능하며, 전원을 꺼도 데이터가 사라지지 않는 성질(비 휘발성)을 갖춘 반도체 메모리는 EEPROM 밖에 없었습니다.

 

비 휘발성 메모리를 실현하는 수단은 하나 더 있습니다. 저전력 SRAM을 배터리로 백업하는 것입니다. SRAM은 소비 전류를 낮추면 속도가 떨어집니다. 또한 저장 용량 당 제조 단가는 기본적으로 EEPROM보다 비쌉니다. DRAM보다는 훨씬 더 비싸지요. 게다가 배터리에는 수명이 있습니다. 그래도 당시는 임베디드 기기를 중심으로 배터리 백업 SRAM이 쓰였습니다. SRAM은 쓰기 속도가 EEPROM에 비해 훨씬 높기 때문에, CPU 클럭 사이클에 맞춰 데이터를 기록하는 것이 가능했습니다.

 

반도체 메모리의 사용자 쪽에선 이런 불편한 상황이 마음에 들지 않았습니다. 이미 1980년대에 차세대 대용량 비 휘발성 메모리의 수요가 상당히 높았지요. 구체적인 요구 사항은 다음과 같습니다. 저장 용량은 DRAM과 같거나 그 이상이어야 하며 비 휘발성이어야 합니다. 데이터의 읽기/쓰기 속도는 다양한 속도의 SRAM을 커버해야 합니다(속도가 느린 경우 배터리 사용량이 낮음). 그리고 저장 용량 당 생산 비용은 EEPROM보다 낮아야 하며 DRAM과 같은 수준이면 더 좋습니다.

 

이러한 상황 속에 1987년의 국제 학회 IEDM, 1988년의 국제 학회 ISSCC에서 강유전체 비 휘발성 메모리(FeRAM)의 프로토타입 칩이 각각 발표되었습니다. IEDM에선 저장 용량이 512bit인 메모리 기술을 벤처 기업인 Krysalis Microelectronics가 발표했으며, ISSCC에선 저장 용량이 256bit인 메모리를 Ramtron International란 벤처 기업이 발표했습니다.

 

계속해서 1989년의 국제 학회 ISSCC에선 Krysalis과 Signetics(당시 상당히 큰 규모의 반도체 기업)의 공동 연구팀이 저장 용량을 16Kbit까지 크게 높인 강유전체 비 휘발성 메모리를 공개했습니다. 이로서 강유전체 메모리에 대한 연구 개발 분야의 관심이 단번에 높아지며, 차세대 대용량 비 휘발성 메모리의 후보 기술로 강유전체 메모리가 급격히 떠올랐습니다. 더 정확히는 대용량 비 휘발성 RAM이 처음으로 현실적인 단계까지 올라왔다는 것입니다. 이것은 충격적인 사건이라고 할 수 있습니다.

 

 

Krysalis Microelectronics와 Signetics가 1989 년 ISSCC에서 공동 발표한 16Kbit 강유전체 비 휘발성 메모리의 스펙(제품 스펙은 아닙니다). 이때 이미 10년의 데이터 보존 기간과 10의 9승에 달하는 읽기/쓰기 사이클 수명을 갖추고 있었습니다. ISSCC1989의 발표 논문(논문 번호 FAM16..3)에서 인용.

 

강유전체 메모리의 가능성에 일본 반도체 업체가 밀집

기술 개발 벤처 기업이 발표한 이 연구 성과는 반도체 메모리 대기업을 강하게 자극했습니다. 1989년 당시 반도체 메모리 대기업은 주로 일본 반도체 업체였는데요. 많은 반도체 업체가 강유전체 비 휘발성 메모리 연구 개발에 참여했습니다.

 

그 결과 1990년대 후반부터 2000년대 전반에 걸쳐 일본과 여러 국가의 유명 반도체 제조사는 강유전체 비 휘발성 메모리(FeRAM)의 연구 개발 성과를 국제 학회에 앞다투어 발표했습니다.

 

 

강유전체 메모리의 연구 개발을 다룬 주요 기업(1990 년대 ~ 2000 년대). 회사 이름은 당시 표기를 따랐습니다.

반도체 칩의 핵심 기술(장치 기술 및 공정 기술) 발표를 국제 학회 IEDM에서 찾아보면, 1987~1996년에 FeRAM 관련 발표는 1개나 0개가 고작이었습니다. 그것이 1997년에는 갑자기 9건으로 늘어나게 됩니다. IEDM의 역사상 FeRAM에 관한 발표가 가장 많았던 시기이며, 지금까지도 이 숫자를 넘어선 적이 없습니다.

 

 

1997년 IEDM에서 FeRAM 관련 연구 성과를 발표 한 기업(발표 순). 회사 이름은 당시 표기를 따랐습니다
 

 

강유전체 메모리의 원리와 특징

여기에서 일단 FeRAM(강유전체 비 휘발성 메모리)의 원리와 특징을 복습해 봅시다. "강유전체"는 "강유전성"을 갖춘 재료를 말합니다. 그리고 "강유전성"은 "항상 절연성을 유지하는" 것과 짝을 이루는 성질이기도 합니다.

 

유전체엔 대게 양전하와 음전하가 무작위로 분포하며, 유전체의 모든 부분이 극성을 가지진 않습니다. 그래서 외부에서 유전체에 전압(전계)를 추가하면 내부의 전하(양전하와 음전하)가 전기장을 상쇄하며 서로 나뉘어 줄을 서는데 이를 '분극'이라고 합니다. 구체적으로는 외부 전극의 양극 쪽에 음전하가 모이고 음극 쪽에 양전하가 축적됩니다.

 

전압(전계)의 인가를 중단하면 양전하와 음전하의 분포는 불규칙한 상태로 돌아가며 분극은 사라집니다. 이것이 "항상 절연성을 유지하는 것"이며, 이러한 성질을 갖춘 유전체를 구비 유전체를 "상 유전체 '라고 부릅니다.

 

일부 유전체는 외부 전압(외부 전계)의 인가가 끝나도 분극이 남는 경우가 있는데, 이러한 성질을 '강유전성"이라 하며 강유전성을 갖춘 재료를 '강유전체'라고 부릅니다. 또한 외부 전압 인가가 끝난 상태에서 남은 분극을 '잔류 분극'이라고 부릅니다.

 

'잔류 분극'의 극성(방향)은 외부 전압의 극성(방향)에 의존합니다. 따라서 얇은 막 모양의 강유전체 표면에 수직으로 미치는 외부 전계의 방향을 180도 바꿔 논리 값이 높음(1)과 낮음(0)에 대응하는 잔류 분극을 일으킬 수 있습니다. 이 원리를 이용하여 비 휘발성 메모리(전압의 인가가 끝나도 논리 값이 남는 메모리)를 실현할 수 있습니다.

 

강유전체 비 휘발성 메모리(FeRAM)의 메모리 셀은 1개의 셀 선택 트랜지스터와 1개의 강유전체 캐패시터로 구성 가능합니다. 이 구성은 DRAM 메모리 셀과 비슷합니다. DRAM 메모리 셀은 1개의 셀 선택 트랜지스터와 1개의 상 유전체 커패시터로 구성됩니다. 이 점에서 "이론적으로는 DRAM과 같은 수준의 높은 저장 밀도를 갖는 비 휘발성 메모리를 만들 수 있다"는 시나리오가 나오게 됩니다. 게다가 전압 인가에 의해 분극이 발생하기까지 필요한 시간이 매우 짧습니다. DRAM과 SRAM 수준으로 빠른 메모리 액세스가 가능하게 된다는 전망이지요. 이러한 특징 덕분에 강유전체 메모리는 '궁극의 메모리'라고 불리며 높은 관심을 모았습니다.

 

 

강유전체 비 휘발성 메모리(FeRAM)의 원리. 후지쯔의 외부 공개용 프리젠테이션 자료에서 인용했습니다. 왼쪽의 그림은 강유전체 캐패시터의 구조인데, 여기에 등장하는 'PZT(티탄산 지르콘 산납, Pb (Zr, Ti) O3)'은 대표적인 강유전체 재료입니다. 중앙의 그림은 PZT의 결정 구조입니. 크리스탈 중앙부의 Zr 이온 또는 Ti 이온이 전계 인가에 의해 상하로 이동하여 분극이 발생합니다. 오른쪽 그림은 인가 전압과 분극 양의 관계입니다.
 

 

연구 개발과 양산 사이의 먼 거리

 

그러나 현실은 그렇게 쉽지가 않았습니다. FeRAM의 연구 개발과 제품화(양산) 사이에는 갈 길이 멀었거든요. 그걸 구체적으로 보면 두가지 요인이 있는데 하나는 열화, 다른 하나는 변화입니다.

 

FeRAM의 기억 밀도를 높이기 위해서는 DRAM의 메모리 셀과 비슷한 구조일수록 바람직합니다. 1개의 셀 선택 트랜지스터와 1개의 강유전체 커패시터에서 1bit의 데이터를 기억하는 구조(1T1C 셀)지요. 이 구조에선 논리 값의 높낮이를 결정하는 참조용 메모리 셀이 최소 한개 필요합니다.

 

 

DRAM 메모리 셀과 유사한 FeRAM 셀. 1988 년 ISSCC에서 Ramtron이 발표한 논문(논문 번호 THAM10.6)

 

 

FeRAM 셀의 단면 구조도. 1987 년 IEDM에서 Krysalis가 발표한 논문(논문 번호 3.9)

 

참조용 메모리 셀의 강유전체 캐패시터는 데이터를 읽고 쓸 때마다 전압이 들어갑니다. 즉, 데이터를 저장하는 보통의 메모리 셀에 비해 참조 용 메모리 셀의 강유전체 커패시터에 전압이 인가되는 횟수는 훨씬 많아집니다. 이것은 참조용 메모리 셀의 수명이 가장 빠르게 떨어진다는 것을 의미합니다.

 

참조용 메모리 셀의 강유전체 캐패시터가 매우 높은 수명을 갖췄다면 문제가 해결됩니다. 그러나 참조용 메모리 셀과 저장용 메모리 셀은 같은 공정으로 제조하기에 기본적으로는 수명이 같습니다. 따라서 참조용 메모리 셀만 먼저 열화됩니다.

 

또한 강유전체 캐패시터 사이에 특성 차이가 적지 않다는 문제가 개발자를 괴롭힙니다. 랜덤 차이와 실리콘 다이의 위치 차이로 인한 불균형과, 실리콘 웨이퍼의 위치 차이로 인해서 발생하는 것인데요. 모두 DRAM의 상 유전체 캐패시터와 비교하면 상당히 안 좋은 상황이었습니다. 1990년대 강유전체 박막의 품질은 그리 높지 않았고, 원료의 순도는 원래 반도체 표준 수준에 비해 낮았습니다.

 

그래서 FeRAM은 처음부터 2개의 메모리 셀을 사용하여 1bit의 데이터를 기억하는 메모리 셀 구조(2T2C 셀)에서 제품화가 진행되었습니다. 2개의 메모리 셀을 쌍으로 취급하는 것인데요. 만약 메모리 셀 A와 메모리 셀 B를 쌍으로 취급한다면, 셀 A에 논리값 높음을 쓸 때 셀 B는 논리 값 낮음을 씁니다. 데이터를 읽을 때는 셀 A의 값과 셀 B의 값을 비교합니다.

 

이렇게 하면 앞의 두 가지 문제를 크게 줄일 수 있습니다. 먼저 참조용 메모리 셀이 존재하지 않으니, 참조용 메모리 셀의 저하라는 문제가 해소됩니다. 그럼 하나의 쌍을 이룬 2개의 메모리 셀은 실리콘에서 매우 가까운 위치에 배치됩니다. 반도체 집적 회로는 가까운 위치에 존재하는 소자 특성의 차이가 매우 적다는 성질이 있습니다. 그 결과 '변화'라는 문제가 크게 완화됩니다.

 

물론 기억 밀도에서 2T2C 셀은 불리합니다. 1T1C 셀에 비해 메모리 셀 면적은 2배가 넘습니다. 배선이 증가하기에 메모리 셀 어레이의 면적은 더 커집니다. 그래도 제조 수율을 높이기 위해서는 2T2C 셀을 채용하지 않을 수가 없습니다. 따라서 연구 개발 수준의 발표에서 1T1C 셀의 대용량 칩을 선보였음에도 불구하고, 양산 제품의 저장 용량은 국제 학회에서 발표된 프로토타입 칩보다 훨씬 적다는 차이가 생겼습니다. 지금은 그 차이가 더욱 멀어졌지요. 학회에서 발표한 건 최대 용량 128Mbit지만, 양산 제품의 최대 용량은 2015년 12월에 겨우 4Mbit까지 올라왔을 뿐입니다.

 

 

2개의 메모리 셀을 사용하여 1bit의 데이터를 기억하는 메모리 셀 구조(2T2C 셀)를 채용한 FeRAM의 회로도(아래)과 레이아웃(위). 1989년 ISSCC에서 Krysalis과 Signetics가 공동 발표한 16Kbit FeRAM의 논문(논문 번호 FAM16.3)

 

 

FeRAM의 대용량화 연구 개발. ISSCC와 IEDM 발표 논문에서 요약 

 

 

FeRAM의 대용량화 연구. 양산 수준의 자료는 FeRAM의 주요 업체인 후지쯔 반도체의 자료에서 인용했습니다. 국제 학회 ISSCC와 IEDM에서 최대 용량만 표기했습니다.

 

 

FeRAM의 미세화를 막은 "크기 효과"

 

FeRAM의 고밀도화와 대용량화를 막는 가장 큰 문제는 '크기 효과'일 것입니다. 반도체의 최소 가공 크기로 설계 규칙을 미세화할 때 대게는 미세화에 따라 소자 부분의 두께를 줄입니다. 가로 크기에 비해 세로 크기(두께)가 길수록 정확한 가공이 어려워지기 때문입니다. 예를 들어 130nm 공정일 경우 두께 쪽은 200nm 정도가 한계입니다. 특수 가공 기술을 채용하면 더 두꺼워도 가공이 가능하지만, 제조 비용이 크게 상승 하게 됩니다. 반도체 메모리의 제조 공정에서 비싼 가공 기술을 도입하는 것은 현실적이지 않습니다.

 

그런데 강유전체 재료의 박막은 어느 정도 이상으로 얇게하면 분극의 양이 급속히 떨어진다다는 심각한 약점이 있는 것으로 밝혀졌습니다. 이 성질을 '크기 효과'라고 부릅니다. 두께의 한계는 대략 100nm ~ 200nm입니다. 두께의 한계를 가지고 거꾸로 계산하면 설계 공정의 한계는 대략 130nm입니다.

 

ISSCC와 IEDM의 연구 발표에서도 설계 공정은 최소 130nm에 머물렀습니다. 연구 개발 수준에서 발표한 것 조차도 최​​소 크기가 130nm 이하가되지 않았다는 점에서 '크기 효과'가 매우 심각한 문제임을 알 수 있습니다.

 

 

FeRAM의 미세화 연구 개발. ISSCC와 IEDM 발표 논문에서 요약

 

 

FeRAM과 DRAM의 미세화 연구 개발. 세로축의 단위는 nm. ISSCC와 IEDM 발표 논문에서 정리 한 것입니다. 2009년과 2011년, 2013년 ISSCC에서는 FeRAM의 프로토타입 칩이 발표됐지만 모두 설계 규칙은 130nm에 머물렀습니다

 

1990년대 후반부터 2000년대 전반에 걸쳐 반도체 메모리 연구 개발 분야에서 일었던 FeRAM의 붐은 2000년대 후반에 급속히 사그러들었습니다. FeRAM의 어려운 현실과 일본의 반도체 사업의 수익 악화가 겹쳐 FeRAM은 차세대 대용량 메모리의 후보에서 탈락했습니다. 대신 상변화 메모리(PCM)와 자기 메모리(MRAM), 저항 변화 메모리(ReRAM)가 연구 개발 커뮤니티에서 떠오르고 있지요.

 

 

ISSCC와 IEDM에서 FeRAM 관련 발표 건수 변화(198 년 ~ 2010년)

 

 

FeRAM 제품을 판매중인 주요 기업(2015년 12월)