CPU 코어 주변 레이아웃이 크게 바뀐 스카이레이크

인텔은 차세대 CPU 마이크로 아키텍처 스카이레이크(Skylake)의 아키텍처 개요를 Intel Developer Forum(IDF) 2015에서 공개했습니다. 이번 IDF의 기조 강연은 스카이레이크보다 3D XPoint 메모리의 설명을 내세워, CPU 코어의 중요함이 다소 줄어든 듯한 느낌이었지만, 기술 세션에서는 스카이레이크의 개요, 특히 그래픽에 대한 설명이 많았습니다.

인텔은 단계적으로 스카이레이크의 정보를 공개하고 있으며, 이번 IDF에서는 CPU 마이크로 아키텍처의 정보 공개는 최소한으로 줄이고 GPU 마이크로 아키텍처와 절전 기능의 공개에 집중했습니다. 한꺼번에 공개하는 것이 아니라 부분적으로 밝혀 나가는 방법을 쓰고 있습니다.

스카이레이크도 기존대로 CPU 코어와 GPU 코어, 그리고 예전의 노스 브릿지 기능에 해당하는 DRAM 컨트롤러와 I/O를 시스템 에이전트에 통합한 SoC(System on a Chip)입니다. 내부 인터커넥트도 대역은 확장됐지만 기존대로 링 버스입니다. CPU 코어와 GPU 코어가 아닌 유닛에서 큰 차이점이라면 카메라의 데이터 처리를 담당하는 ISP(Image Signal Processor)를 통합 한 것이 있습니다.

스카이레이크의 다이를 보면 CPU 코어 주위를 라스트 레벨 캐시 SRAM이 둘러싸고 있습니다. 보통의 CPU 코어 레이아웃에서는 보기 드문 SRAM의 배치입니다. 이것은 CPU 코어의 열을 효율적으로 분산하기위한 방법이라 볼 수 있습니다.

프로세스가 미세화하면 전력 밀도가 높아집니다. 회로 면적은 1세대의 공정 미세화로 50 %까지 줄일 수 있지만, 용량은 70 % 수준까지만 줄어들며 전압은 불과 몇 % 밖에 내려 가지 않습니다. 전력 용량 × 전압의 제곱 × 동작 클럭에 비례하기에 공정 미세화에 따라 다이 면적 당 전력 밀도가 높아집니다.

이러한 기술적인 이유로 프로세서 미세화가 진행되면서 다이에서 어떻게 열을 효율적으로 분산하는지가 중요합니다. 따라서 CPU 제조사들은 모두 CPU 코어의 배치를 연구하고 있습니다. 인텔의 경우 상대적으로 차가운 SRAM을 상대적으로 뜨거운 CPU 코어를 둘러싸는 형태로 배치하는 해결책을 쓰는 것 같습니다.

스카이레이크는 브로드웰까지와 다르게 CPU 코어와 LL 캐시가 1줄이 아닌 2줄입니다. 그러나 구성 요소는 브로드웰 세대와 비교해서 크게 변하지 않았으며, 다이 한쪽에 칩셋 기능이 집중되고 반대쪽에 GPU 코어가 있으며, 그 사이에 CPU 코어와 LL 캐시가 끼워져 있으며 그걸 링버스로 연결합니다. 기존의 인텔 CPU 설계 모듈 패턴을 답습하는 구조입니다.

버퍼를 깊게 해서 병렬성을 높인 CPU 코어

CPU 코어 마이크로 아키텍처도 지금까지의 흐름을 그대로 따르고 있습니다. 주요 내용만 보면 기본 파이프라인이 하스웰/브로드웰 세대를 기반으로 하면서 확장을 추가해 IPC (Instruction-per-Clock)의 향상과 동작 클럭의 향상을 도모하고 있습니다. 하스웰 세대에선 명령 스케줄러로 실행 유닛에 대한 명령 발행 포트를 늘렸지만 이번에는 그 이전인 명령 디코더에서 확장이 더해졌습니다.

또한 프론트 엔드에선 분기 예측 기능을 강화했다고 설명하지만, 매번 같은 분기 예측 알고리즘을 어떻게 했는지 설명은 없었습니다. 분기 예측 부분은 가려진 채로 향상됐다고만 말합니다. 아웃 오브 오더 윈도우는 스카이레이크 세대에서 더욱 확장되었습니다. 윈도우를 확장한 만큼 스케줄에 여유를 갖기 위해, 확장 레지스터와 충돌을 피하도록 물리 레지스터 수가 늘었습니다. 간단히 말하면 더 많은 명령을 병렬 처리하기가 쉬워졌습니다.

로드/스토어에선 프리 페치가 강화됐습니다. 불피룡한 프리 페치는 대역폭과 전력을 낭비하기에, 필요할 때만 이걸 쓰는 것이 이상적인데 그 알고리즘이 개선됐습니다. 또 스토어 버퍼가 강화되고 캐시 관리 명령도 추가됐습니다.

또 다시 대폭 강화된 GPU 코어

GPU 코어에에선 꽤 큰 아키텍처 확장이 이루어졌습니다. 우선 각 CPU 코어의 실행 유닛이 SIMT (Single Instruction, Multiple Thread) 형의 스칼라 실행으로 바뀌었습니다. 또 브로드웰 세대에 도입됐으나 잘 알려지지 않았던 CPU 코어와 GPU 코어 사이의 공유 가상 메모리와 캐쉬 coherency가 향상됐음을 대대적으로 알렸습니다. 세밀한 작업 스위칭과 GPU 선점 스레드를 실행 도중에 전환하는 것도 가능하졌습니다. 32비트 단정밀도 연상 유닛을 8개 갖춘 EU를 최대 72개 넣어, 최고 성능이 마침내 1TFLOPS을 넘어 1,152GFLOPS가 됐습니다.

인텔 그래픽은 원래 4웨이 SIMD (Single Instruction, Multiple Data) 유닛이었습니다​​. 128비트의 SIMD 유닛을 32비트 단정밀도 뿐만 아니라 16비트 반 정밀도와 각 비트 폭의 정수 연산으로 분할해 쓸 수 있는 전형적인 SIMD 아키텍처입니다. 그러나 이번 스카이레이크의 GPU 코어는 NVDIMM이나 AMD의 GPU 코어와 비슷한 스칼라 실행형으로 바뀌었습니다. GPU 업계의 트렌드에 따른 아키텍처의 변경입니다.

또한 스카이레이크 GPU 코어는 공유 가상 메모리와 캐쉬 coherency, 세밀한 작업 스위칭을 갖춘 것으로, GPU 컴퓨팅에 매우 적합한 아키텍처입니다. 공유 가상 메모리는 AMD의 APU (Accelerated Processing Unit)에서도 구현돼 있으며, AMD가 카리조에서 구현한 기술과 거의 같습니다. 즉 스카이레이크 GPU 코어는 HSA (Heterogeneous System Architecture) 수준의 GPU 컴퓨팅을 위한 기능을 갖추게 됩니다. 또한 CPU 코어와 GPU 코어의 캐쉬 coherency는 인텔만 구현하고 있습니다.

컴퓨팅 계열 기능이 강화

컴퓨팅과 그래픽의 두 기능을 강화한 GPU 코어

인텔은 스카이레이크 세대 GPU 코어의 컴퓨팅 기능을 대폭 강화했습니다. 인텔은 GPU 형태의 병렬 컴퓨팅 솔루션으로 한때 인텔 그래픽이 아니라 라라비를 사용하려 했습니다. 스카이레이크 세대도 원래 계획에선 라라비 아키텍처의 병렬 컴퓨팅 코어를 갖추려 했습니다. 그런데 라라비 계열 아ㅣ텍처는 제온 파이 계열에서만 쓰이며 그 여파로 인텔 그래픽의 GPU 컴퓨팅 대응이 늦어졌습니다. 그러나 스카이레이크 세대에서 기능적으로 따라잡아 추월하는 단계까지 왔다고 할 수 있겠습니다.

또한 GPU 컴퓨팅 기능을 강화하는 한편 그래픽 고정 기능도 일제히 강화했습니다. 텍스처 유닛, 렌더 백엔드, 테셀레이터 등이 강화되었습니다. 다크 실리콘 문제 때문에 현재의 CPU는 CPU 코어와 동시에 활성화되는 작은 유닛을 늘리는 게 별로 문제가 되지 않습니다. 따라서 현재의 CPU는 고정 기능을 늘리는 방향으로 가고 있습니다.

eDRAM을 사용한 메모리 대역폭 확장 솔루션은 스카이레이크도 제공하지만 아키텍처는 바뀌었습니다. 기존에는 CPU 코어 측에 저장하던 캐시 TagRAM가 제거되고 eDRAM를 메모리 사이드 캐시로 씁니다. eDRAM 지원 CPU의 다이 면적을 억제하는 것이 가능해지면서 지금까지처럼 값비싼 대형 다이 CPU 밖에 eDRAM를 쓰게 됐습니다. 그 결과 스카이레이크는 eDRAM 지원 큐가 확대됐습니다.

이 밖에 스카이레이크의 큰 특징은 보안을 위한 새로운 명령 등 보안 기능, 그리고 크게 강화된 절전 제어가 있습니다. 스카이레이크는 하스웰 세대 FIVR (Fully Integrated Voltage Regulator)라는 비장의 절전 기능을 없앴습니다. 따라서 다른 형태로 전력 절약을 하지 않으면 안됩니다. 그런 이유로 절전 제어는 더욱 신경썼습니다.