GPU의 채용은 HBM 보급의 첫 걸음일 뿐

AMD는 새로운 플래그쉽 GPU인 라데온 R9 퓨리에 적층형(스택 구조) 메모리 기술인 HBM(High Bandwidth Memory)을 채택했습니다. 라데온 R9 퓨리의 메모리 대역폭은 512GB/s로 2016년에는 2세대 HBM2가 채용되면서 GPU의 메모리 대역은 1TB/s에 도달할 것으로 에측됩니다. 간단히 말해서 하이엔드 GPU의 메모리 대역은 2년 동안 3배로 성장하게 되는데 이것은 큰 변화입니다.

메모리 대역의 차트. HBM이 전환점이 됩니다.

AMD의 Joe Macri(CVP and Product CTO, AMD)

그러나 HBM 같은 스택 메모리의 보급에서 GPU는 첫 걸음에 불과합니다. "HBM의 적용은 이제 겨우 시작일 뿐입니다"라고 AMD의 Joe Macri(CVP and Product CTO, AMD)는 말합니다. 장기적으로는 HBM이나 Wide I/O 같은 스택 메모리가 서버에서 메인 스트림 PC, 모바일까지 다양한 시장에 적용될 것으로 기대됩니다.

특히 PC 시장에서는 GPU를 탑재한 APU(Accelerated Processing Unit)형 CPU에 스택 메모리의 적용이 기대되고 있습니다. 그것은 DDR 계열 메모리의 좁은 메모리 대역이 APU의 성능 향상에서 큰 걸림돌이 되기 때문입니다. 현재 하이엔드 GPU 코어를 내장한 CPU는 메모리 대역폭을 높이지 않을 경우 이 이상 성능을 끌어 올리기가 어렵습니다. 매니코어 서버 CPU 외에도 광대역 메모리를 필요로 하는 것입니다.

외장 그래픽 이외의 영역에서도 메모리 대역폭의 요구가 증가

이것은 반도체에서 자연스러운 흐름입니다. 반도체 칩의 집적도가 높아지면서 멀티 코어화와 GPU형 병렬 프로세서의 내장을 선택한 지금의 CPU/APU 연산 성능은 점점 높아지게 됩니다. 그런데 외부 메모리 액세스 대역폭은 소비 전력의 제한으로 무턱대고 높일 수가 없습니다. 칩 액세스에 소모되는 전력을 줄이기가 어렵기 때문입니다. 따라서 미세화가 거듭될수록 프로세서와 메모리 대역의 균형이 급속히 무너저 메모리 대역폭의 병목 현상을 초래하게 됩니다. AMD의 Macri는 다음과 같이 말합니다.

"한가지 확실하게 말할 수 있는 건 APU에 HBM을 사용하면 성능이 기존의 APU보다 대폭 높아진다는 것입니다. 왜냐하면 현재 APU의 성능은 메모리 때문에 제한되기 때문입니다. 듀얼채널 DDR3 대역폭의 제한은 듀얼채널 DDR4로 가면서 어느 정도 성능이 해소됩니다. 그러나 HBM을 도입해 이러한 제약이 없어지면 APU의 성능은 비약적으로 높아집니다."

이러한 상황인지라 외장 그래픽 다음에는 다른 프로세서에도 HBM 같은 광대역 메모리가 확산될 가능성이 매우 높습니다. 뿐만 아니라 인텔과 AMD 등 고성능 CPU 제조사는 모두 CPU/APU에 적용하는 것을 전제로 두고 광대역 메모리의 규격화에 참여하고 있습니다. HBM 같은 스택  메모리는 앞으로 고성능 프로세서의 표준 메모리 계층이 될 가능성이 있습니다.

현재 JEDEC(반도체 표준화 단체)는 고성능 HBM과 저전력 Wide I/O 2 계열의 스택 메모리를 규격화하고 있습니다. HBM과 Wide I/O는 앞으로의 메모리 구조에서 핵심적인 존재가 될 것 같습니다.

스택 메모리는 앞으로 많은 컴퓨팅 시장에 확산 될 수 있습니다.

Wide I / O3 세대 APU 광대역 메모리의 후보

HBM를 GPU에 도입하는 데 앞장선 AMD는 APU(Accelerated Processing Unit)에도 광대역 메모리의 채용을 검토 중입니다. AMD는 APU 메모리에 중간 솔루션으로 GDDR5의 모듈 버전 규격인 GDDR5M를 쓰는 걸 검토했지만 결국은 스택 메모리로 가게 됐습니다. 그럼 이제 남은 건 다음 메모리 세대가 언제 어떻게 나오냐는 것인데요. AMD의 Macri는 이렇게 말합니다.

"(APU의 스택 메모리 채용에 대해서) 아직 이야기할 정도의 계획은 없습니다. 하지만 APU에 스택 메모리가 쓰일 것이라 믿고 있습니다. 그러나 현재의 스택 메모리가 그대로 APU에 사용되는 건 아닐 것입니다.

먼저 Wide I/O 시스템은 현재의 Wide I/O 2에서도 APU가 쓸만한 성능은 나오지 않았다고 보입니다. 최대 대역폭이 100GB/s(Wide I/O 2를 2스택 사용한 대역) 남짓 나오는 것으로는 충분하다고 말할 수 없습니다. 따라서 우리와 인텔은 Wide I/O 2를 더 빠르게 하도록 추진해 왔습니다.

(APU에 스택 메모리를 탑재하는 건) 아마도 Wide I/O 3 세대가 될 것입니다. 왜냐하면 200GB/s 대역이 필요하거든요. 그래서 Wide I/O 3에 대해서 아직 (AMD는) 아무도 움직이지 않았습니다. 그러나 제가 아는 한 JEDEC(반도체의 표준화 단체)는 Wide I/O 3를 추진 중입니다. 그래서 어느 순간 Wide I/O 3이 (APU의 메모리에) 도입되도 놀라운 일은 아닙니다."

여기서 흥미로운 점은 APU에 채택될 차세대 광대역 메모리의 가능성을 두고 Macri가 먼저 저전력 Wide I/O 시스템 메모리를 꼽았다는 점입니다. APU에 장착하는 광대역 메모리는 소비 전력이 더 낮은 Wide I/O 시스템에 중점을 두고 있다는 것을 알 수 있습니다. 이유는 명백합니다. PC 시장이 노트북이나 모바일 위주로 변화하고 있기 때문에 모바일을 먼저 두고 생각할 필요가 있기 때문입니다.

또한 Wide I/O 시스템은 인터페이스 폭에 비해 메모리 용량이 더 작다는 것도 특징입니다. 이것은 APU에서 AMD가 비교적 소용량의 스택 메모리와 기존의 대용량 DDR 메모리를 함께 사용하는 것을 고려하고 있음을 시사한다는 이야기이기도 합니다.

Wide I/O 2의 현재 표준은 x512 인터페이스에서도 핀 당 전송 속도가 800Mbps니 메모리 대역은 스택 당 51.2GB/s 밖에 되지 않습니다. 2개의 스택을 사용하는 경우도 102.4GB/s 입니다. 이것은 인텔의 eDRAM 수준 메모리 대역이기에 차세대 APU에서 이걸 쓰기란 아무리 봐도 부족합니다.

 JEDEC의 각 메모리 인터페이스 구성

또한 Wide I/O는 1세대와 2세대 모두 상업적으로는 시작이 순조롭지 않습니다. Wide I/O의 장점은 LPDDR 계열 메모리와 같은 대역을 절반 정도의 전력으로 실현할 수 있다는 점인데, Wide I/O의 적용에 따른 비용 증가를 생각하면 적당하지 않다고 볼 수 있지 싶습니다.

모바일 DRAM에서 Wide I/O가 대역폭이 썩 뛰어나진 않습니다.

현재 Wide I/O는 전형적인 딜레마, '계란이 먼저냐 닭이 먼저냐'에 빠져 있습니다. Wide I/O가 보급되면 제조 원가가 저렴해져 보급이 더욱 늘어날 것입니다. 그러나 보급의 목표가 제대로 서 있지 않은 상황에선 제조 비용이 줄어들지 않아 인기가 없습니다. 이걸 해결하기 위해선 애플과 같은 대형 모바일 SoC(System on a Chip) 공급 업체가 Wide I/O를 사용하는 것인데 아직까진 그런 일이 없습니다. 만약 Wide I/O 시스템 메모리가 APU의 요구를 맞춘다면 Wide I/O는 스마트폰 시장보다 PC 시장에 먼저 쓰일지도 모릅니다.

HBM3 메모리도 APU 용 광대역 메모리의 후보

AMD는 Wide I/O 계열 뿐만 아니라 HBM 계열 메모리를 APU에 쓰는 것도 검토하고 있습니다. 성능으로 본다면 APU에 적합한 건 HBM 계열입니다. 실제로 시장에 따라 HBM과 Wide I/O의 두 계열로 나눌 수 있습니다. 그러나 HBM이 채택된다 하더라도 현재의 1세대 HBM이나 내년에 등장하는 2세대 HBM2는 아니고 그 다음 세대가 될 것 같습니다. Macri는 다음과 같이 말합니다.

"(미래의 APU가 사용하는 메모리가) HBM3일 가능성도 있습니다. (HBM3에 대한 표준 개발 작업을) AMD에서 이미 시작하고 있습니다 .JEDEC 워크 그룹도 HBM3을 채택할 것이라고 예상 중입니다. 우리는 JEDEC에서 광대역 메모리를 진화시키고 싶다고 생각하는 멤버와 HBM3에 대해 논의하고 있습니다 .JEDEC는 HBM2 규격에 대한 최종 작업을 하고 있는 중이며, 이미 그 다음을 생각하고 있습니다."

JEDEC에서 HBM을 담당하는 부문의 의장이 Macri 자신이기에 HBM3의 규격화를 확실시하는 것은 당연한 이야기입니다. 여기서 흥미로운 것은 HBM2의 스펙으로는 APU에 쓰기에 적합하지 않다고 AMD가 생각한다는 점입니다. 여기에는 몇 가지 이유가 있습니다. 하나의 요소는 인터페이스에 들어가는 칩  다이의 수(용량) 입니다.

현재 HBM은 4개의 DRAM 다이를 적층한 4-Hi 스택으로 128GB/s의 대역폭을 냅니다. HBM2의 첫 스펙에선 그 두배인 256GB/s가 나옵니다. APU의 수요에 맞는 대역이지만 현재 BGM 표준으로 이 대역을 실현하려면 4-Hi 4 스택을 해야 실현 가능합니다.

따라서 HBM에서 다이를 하나하나 떼어놓고 보면 대역폭이 1/4가 됩니다. APU가 HBM을 어느 정도 제한된 공간에서 사용할 경우 메모리 대역이 부족하게 됩니다. 대역폭을 확보하기 위해 다이 수를 늘리면 제조 비용이 늘어나게 됩니다. 현재 HBM이 이러한 스펙이 된 것은 GPU의 비디오 메모리와 네트워크 프로세서의작업 메모리를 상정해서 개발했기 때문입니다. APU와 CPU의 메모리로 사용하기 위해서는 어느 정도의 규격 조정이 필요합니다.

DDR / LPDDR 계열 메모리도 차세대 규격의 책정으로 진행

AMD는 이처럼 앞으로의 APU와 서버 CPU에서도 HBM 계열과 Wide I/O 계열의 스택 메모리 채용을 검토 중입니다. 는 DDR 계열 메모리는 앞으로 어떻게 될까요?

"DDR4와 LPDDR4의 후속작으로 DDR5과 LPDDR5도 등장할 것입니다. 이것은 시스템 메모리에서 용량이 중요해지기 때문입니다. 스택 메모리는 대역을 추구하기에 용량을 추구하는 시스템 메모리와는 다른 방향입니다. 따라서 두 메모리가 공존하게 됩니다.

실제로 JEDEC도 LPDDR5와 DDR5의 작업을 하고 있습니다. 현재 이 두 메모리 규격은 통합 그룹에서 작업을 진행 중이지만, LPDDR5와 DDR5로 분리할 가능성이 있습니다. 퀄컴은 두 메모리의 규격 작업을 분리하길 원하지만, 다른 한편으로는 통합을 바라는 기업도 있습니다.

저 개인적으로는 어떤 그룹에서 작업을 논의한다는 것 자체가 낭비라고 생각합니다. 필요한 것은 규격 책정을 원활하게 하는 것이며, 통합 작업 필요하다면 그렇게 하면 된다고 생각합니다."

JEDEC는 2012년에 이미 DDR5의 예비 논의를 시작했으며 차세대 시스템 메모리로 개발을 진행하고 있습니다. DDR4 / LPDDR4까지 DDR 계와 LPDDR 계의 두 종류의 메모리는 JEDEC 내부에서도 다른 모임에서 규격화를 진행하고 있었습니다. 따라서 두 계열의 표준에서 다른 점이 많습니다. 현재 같은 그룹에서 표준화를 진행하는 건 이 부분을 해결하기 위함이라 볼 수 있습니다.

현재 메모리 업체가 구상 중인 Near 메모리와 Far 메모리의 구성 개념

JEDEC가 2012년에 공개한 차세대 DDR5 규격의 구상. 지금음 ㄴ하이 달라졌지만 액세스 전력을 대폭 낮추는 목표를 갖고 있습니다.

메모리 기술의 진화